| Blindes/vergrabenes Loch | (1-2,2-3,3-8,8-9,9-10) |
| Material | FR4 Hi-Tg 170 |
| Dicke | 1,6 mm +/-10 % |
| Panelgröße | 86 x 43 mm (1-fach) |
| Breite/Abstand | Teilweise 3/3mil-Linie |
| Oberflächenbehandlung
Standard Lochwanddicke Kupfer |
Selektiv 30 μ" Hartgold + ENIG
IPC 3 25 μm |
Diese 10-lagige HDI-Leiterplatte von Fastturn PCBs zeichnet sich durch ein leistungsstarkes Multilayer-Design mit präzisen Mikrovia-Strukturen und hochwertiger Oberflächenbehandlung aus. Entwickelt für platzbeschränkte und hochzuverlässige Anwendungen, erfüllt diese Platine die IPC-Klasse-3-Standards und bietet hervorragende elektrische Leistung.
Wichtige Spezifikationen:
Schichten: 10
Blinde/vergrabene Vias: (1-2, 2-3, 3-8, 8-9, 9-10)
Material: FR4, Hoch-Tg 170
Plattendicke: 1,6 mm ±10 %
Panelgröße: 86 x 43 mm (1-up)
Linienbreite/-abstand: teilweise 3/3 mil
Oberflächenbeschaffenheit: Selektives 30 μ" Hartgold + ENIG
Kupferdicke der Lochwand: 25 μm
Standard: IPC Klasse 3
Das Design nutzt fortschrittliche Via-Technologie und hochdichte Verbindungen, um optimale Signalintegrität und Leistung für unternehmenskritische Systeme sicherzustellen.
Zur Herstellung dieser Platine werden folgende Daten und Konstruktionsvorgaben benötigt:
Vollständige Gerber-Dateien (vorzugsweise RS-274X-Format)
Bohrdateien mit deutlich markierten Blind-/Buried-Via-Layern
Stack-Up Details, insbesondere für HDI via Planung
Bestätigung der Materialauswahl (FR4 Tg170 oder gleichwertig)
Oberflächengütespezifikation (ENIG + Hartgold)
Anforderungen an die Impedanzkontrolle (falls zutreffend)
Montagebeschränkungen (wenn selektive Beschichtungsbereiche an Montageanforderungen gebunden sind)
Menge und Lieferzeit
Hinweis: Aufgrund der Komplexität von HDI-Strukturen werden vor der Produktion dringend DFM-Prüfungen (Design for Manufacturability) empfohlen.
F1: Welchen Zweck hat die selektive Verwendung von ENIG und Hartgold?
A: Selektive Hartvergoldung wird in stark beanspruchten Kontaktbereichen wie Kantenverbindern eingesetzt, während ENIG andernorts zur Gewährleistung der Lötbarkeit und Kosteneffizienz eingesetzt wird.
F2: Was sind Blind- und Buried Vias und warum werden sie hier verwendet?
A: Blind Vias verbinden äußere mit inneren Lagen, Buried Vias hingegen nur innere Lagen. Sie reduzieren die Anzahl der Verbindungswege zwischen den Lagen und ermöglichen so eine höhere Dichte ohne Vergrößerung der Platine.
F3: Können Sie die Impedanzkontrolle für diese Leiterplatte unterstützen?
A: Ja. Die Impedanzkontrolle kann anhand der bereitgestellten Daten zu Stapelaufbau und Leiterbahnbreite/-abstand implementiert werden. Bitte reichen Sie Ihre Impedanzanforderungen mit Ihrem Design ein.
F4: Für welche Anwendungen eignet sich diese HDI-Leiterplatte am besten?
A: Diese Leiterplatte eignet sich ideal für den Einsatz in Mobilgeräten, HF-Modulen, Hochgeschwindigkeitscomputern, medizinischen Instrumenten und Elektronik in der Luft- und Raumfahrt, wo kompakte Bauweise und Signalintegrität entscheidend sind.
F5: Wie hoch ist die Mindestbestellmenge (MOQ)?
A: Die Mindestbestellmenge hängt von den spezifischen Produktionsanforderungen ab. Wir bieten Prototypen in kleinen Stückzahlen und Großserienproduktion an. Bitte kontaktieren Sie uns für ein individuelles Angebot.
Room 503, Building A03, Ping An Technology Silicon Valley, No. 76, Chuangyu Road, Ningxi Street, Zengcheng District, Guangzhou. 511358
Room 503, Building A03, Ping An Technology Silicon Valley, No. 76, Chuangyu Road, Ningxi Street, Zengcheng District, Guangzhou. 511358
1 Southwest Fifth Street, Dongguan City,China
Copyright 2025 © Fast Turn. All Rights Reserved.
