{"id":33106,"date":"2026-03-04T11:16:33","date_gmt":"2026-03-04T11:16:33","guid":{"rendered":"https:\/\/www.fastturnpcbs.com\/?p=33106"},"modified":"2026-03-04T11:46:58","modified_gmt":"2026-03-04T11:46:58","slug":"warpage-des-pcb-explique","status":"publish","type":"post","link":"https:\/\/www.fastturnpcbs.com\/fr\/non-categorise\/warpage-des-pcb-explique\/","title":{"rendered":"Warpage des PCB expliqu\u00e9 : causes, limites acceptables et 9 m\u00e9thodes \u00e9prouv\u00e9es pour garder vos cartes bien planes"},"content":{"rendered":"\n

M\u00eame avec un routage impeccable, une fabrication sans d\u00e9faut et une ligne SMT qui semble tourner parfaitement, un probl\u00e8me tr\u00e8s courant peut transformer un excellent projet en une s\u00e9rie co\u00fbteuse de retouches : le warpage (d\u00e9formation) de la carte<\/strong>.<\/p>\n\n\n\n

Ce l\u00e9ger cintrage (bow)<\/strong> ou vrillage (twist)<\/strong> \u2014 parfois \u00e0 peine visible \u2014 peut perturber l\u2019alignement des composants, d\u00e9grader la qualit\u00e9 des joints de soudure et cr\u00e9er des risques de fiabilit\u00e9 \u00ab cach\u00e9s \u00bb qui n\u2019apparaissent qu\u2019apr\u00e8s plusieurs mois en conditions r\u00e9elles.<\/p>\n\n\n\n

Ce guide explique ce qu\u2019est le warpage, pourquoi il est critique pour l\u2019assemblage et les performances des signaux, et quelles actions concr\u00e8tes les concepteurs, les fabricants et les \u00e9quipes d\u2019assemblage peuvent mettre en place pour l\u2019\u00e9viter.<\/p>\n\n\n\n

\"Board<\/figure>\n\n\n\n

Qu\u2019est-ce que le warpage d\u2019une carte (PCB Warpage) ?<\/h2>\n\n\n\n

Le warpage<\/strong> correspond au fait qu\u2019un circuit imprim\u00e9 se courbe ou se vrille<\/strong> au point de ne plus rester parfaitement plan. Au lieu de rester dans un m\u00eame plan, la carte se d\u00e9forme sous l\u2019effet de contraintes m\u00e9caniques ou thermiques lors de la fabrication, du stockage ou du brasage en refusion (reflow).<\/p>\n\n\n\n

On distingue deux formes principales de d\u00e9formation :<\/p>\n\n\n\n

1) Bow (cintrage)<\/h3>\n\n\n\n

La carte se courbe comme un arc sur sa longueur ou sa largeur. Les quatre coins restent g\u00e9n\u00e9ralement dans le m\u00eame plan, mais le centre de la carte remonte ou s\u2019affaisse.<\/p>\n\n\n\n

2) Twist (vrillage)<\/h3>\n\n\n\n

Un coin se soul\u00e8ve alors que les autres restent proches du plan, donnant une forme \u00ab d\u2019h\u00e9lice \u00bb.
Ce cas est souvent plus probl\u00e9matique pour l\u2019alignement des composants<\/strong>, car l\u2019angle cr\u00e9e une coplanarit\u00e9 irr\u00e9guli\u00e8re sur l\u2019ensemble de la carte.<\/p>\n\n\n\n

Le cintrage et le vrillage sont tous deux des types de warpage. Ils partagent souvent les m\u00eames causes, mais les distinguer facilite le diagnostic et la pr\u00e9vention.<\/p>\n\n\n\n

\"illustration<\/figure>\n\n\n\n

Pourquoi le warpage affecte-t-il l\u2019alignement des composants \u2014 et m\u00eame l\u2019int\u00e9grit\u00e9 du signal ?<\/h2>\n\n\n\n

Beaucoup d\u2019ing\u00e9nieurs consid\u00e8rent le warpage uniquement comme un probl\u00e8me de soudabilit\u00e9 en SMT. En r\u00e9alit\u00e9, ses impacts vont bien au-del\u00e0 du rendement de production.<\/p>\n\n\n\n

1) Impact sur l\u2019alignement des composants (le plus visible, le plus co\u00fbteux)<\/h3>\n\n\n\n

Une carte d\u00e9form\u00e9e n\u2019offre plus une surface d\u2019assemblage parfaitement plane. Cela influence directement :<\/p>\n\n\n\n

    \n
  • La coplanarit\u00e9 des pads<\/strong> pour les composants BGA, QFN, QFP et les connecteurs<\/li>\n\n\n\n
  • La pr\u00e9cision de placement<\/strong> lors du pick-and-place<\/li>\n\n\n\n
  • Le contact de la p\u00e2te \u00e0 braser<\/strong> entre le pochoir et les pads<\/li>\n\n\n\n
  • Le comportement de mouillage en refusion, augmentant les risques de :<\/li>\n\n\n\n
  • Courts-circuits ouverts (Opens)<\/li>\n\n\n\n
  • Head-in-pillow<\/strong><\/li>\n\n\n\n
  • Vides (Voids)<\/li>\n\n\n\n
  • Ponts de soudure (Bridges)<\/li>\n\n\n\n
  • Effet tombstoning (redressement des passifs)<\/li>\n<\/ul>\n\n\n\n

    Une carte qui se d\u00e9forme de quelques dixi\u00e8mes de millim\u00e8tre peut repr\u00e9senter des milliers d\u2019euros de rebut ou de retouche.<\/p>\n\n\n\n

    2) Impact indirect sur l\u2019int\u00e9grit\u00e9 du signal (Signal Integrity)<\/h3>\n\n\n\n

    Le warpage ne modifie pas directement l\u2019imp\u00e9dance, mais il influence les conditions m\u00e9caniques<\/strong> de fonctionnement des composants et connecteurs haute vitesse.<\/p>\n\n\n\n

    Par exemple :<\/p>\n\n\n\n

      \n
    • Mauvais alignement des connecteurs haute vitesse \u2192 contact intermittent<\/li>\n\n\n\n
    • Contraintes sur composants press-fit ou fixations m\u00e9caniques \u2192 microfissures et jitter<\/li>\n\n\n\n
    • Montage forc\u00e9 d\u2019une carte d\u00e9form\u00e9e \u2192 contraintes sur plans de r\u00e9f\u00e9rence ou joints de soudure<\/li>\n<\/ul>\n\n\n\n

      En bref : une plan\u00e9it\u00e9 insuffisante d\u00e9grade l\u2019environnement \u00e9lectrique<\/strong>, en particulier dans les designs haute densit\u00e9 et haute vitesse.<\/p>\n\n\n\n

      Quelle d\u00e9formation de PCB est acceptable ?<\/h2>\n\n\n\n

      Dans l\u2019industrie, on utilise couramment des limites \u00ab pratiques \u00bb pour le bow et le twist :<\/p>\n\n\n\n

        \n
      • \u2264 0,75 % de la diagonale de la carte<\/strong> pour les assemblages SMT<\/li>\n\n\n\n
      • \u2264 1,5 %<\/strong> pour les applications non SMT<\/li>\n<\/ul>\n\n\n\n

        Exemple :<\/strong>
        Si la diagonale d\u2019un PCB est de 300 mm, la d\u00e9formation autoris\u00e9e est :<\/p>\n\n\n\n

        0,75 % \u00d7 300 mm = 2,25 mm<\/strong><\/p>\n\n\n\n

        Au-del\u00e0, on observe g\u00e9n\u00e9ralement des erreurs de placement, des probl\u00e8mes de coplanarit\u00e9 ou un mauvais alignement fonctionnel des connecteurs.<\/p>\n\n\n\n

        Pourquoi les PCB se d\u00e9forment-ils ?<\/h2>\n\n\n\n

        Le warpage provient d\u2019un d\u00e9s\u00e9quilibre de contraintes<\/strong> : le cuivre, la fibre de verre et la r\u00e9sine se dilatent et se contractent \u00e0 des vitesses diff\u00e9rentes lors des cycles de chauffe\/refroidissement. Cette diff\u00e9rence cr\u00e9e un mouvement asym\u00e9trique qui plie la carte vers le c\u00f4t\u00e9 qui se contracte le plus vite.<\/p>\n\n\n\n

        1) Empilage asym\u00e9trique (Asymmetrical Stackup)<\/h3>\n\n\n\n

        Si l\u2019\u00e9paisseur des di\u00e9lectriques, les masses de cuivre ou le taux de r\u00e9sine ne sont pas sym\u00e9triques entre le dessus et le dessous, les contraintes s\u2019accumulent de mani\u00e8re in\u00e9gale lors du lamination et de la refusion.<\/p>\n\n\n\n

        2) R\u00e9partition de cuivre in\u00e9gale<\/h3>\n\n\n\n

        De grandes zones de cuivre chauffent et refroidissent diff\u00e9remment des zones peu charg\u00e9es.
        Cela cr\u00e9e des dilatations\/contractions localis\u00e9es qui courbent le PCB.<\/p>\n\n\n\n

        3) Limites mat\u00e9riaux \u2014 Tg bas, CTE \u00e9lev\u00e9<\/h3>\n\n\n\n

        Des mat\u00e9riaux \u00e0 faible Tg (temp\u00e9rature de transition vitreuse) se ramollissent fortement en refusion.<\/p>\n\n\n\n

          \n
        • Mat\u00e9riau ramolli = plus de d\u00e9formation sous l\u2019effet de la gravit\u00e9<\/li>\n\n\n\n
        • CTE \u00e9lev\u00e9 = dilatation et contraction plus importantes<\/li>\n<\/ul>\n\n\n\n

          Les cartes fines (0,8 mm ou moins) sont particuli\u00e8rement sensibles.<\/p>\n\n\n\n

          4) Absorption d\u2019humidit\u00e9<\/h3>\n\n\n\n

          Le FR-4 est hygroscopique. L\u2019humidit\u00e9 pi\u00e9g\u00e9e peut se vaporiser pendant la refusion, cr\u00e9ant une pression interne, des micro-d\u00e9collements (microdelamination) et du warpage.<\/p>\n\n\n\n

          5) Contraintes r\u00e9siduelles li\u00e9es au lamination et au process<\/h3>\n\n\n\n

          Pendant la fabrication PCB :<\/p>\n\n\n\n

            \n
          • Surpression<\/li>\n\n\n\n
          • Flux de r\u00e9sine in\u00e9gal<\/li>\n\n\n\n
          • Refroidissement non homog\u00e8ne<\/li>\n\n\n\n
          • Cycle de pressage mal ma\u00eetris\u00e9<\/li>\n<\/ul>\n\n\n\n

            \u2026 peuvent g\u00e9n\u00e9rer des contraintes internes qui r\u00e9apparaissent ensuite pendant la refusion.<\/p>\n\n\n\n

            6) Profil thermique de refusion et support pendant la chauffe<\/h3>\n\n\n\n

            Des mont\u00e9es ou descentes en temp\u00e9rature trop rapides \u00ab pi\u00e8gent \u00bb des gradients thermiques.
            De plus, au-dessus de Tg, la carte devient plus flexible ; sans support, elle peut fl\u00e9chir sous son propre poids ou celui des composants.<\/p>\n\n\n\n

            En r\u00e9sum\u00e9 :<\/p>\n\n\n\n

            Le warpage commence souvent pendant la fabrication, mais devient visible surtout lors de l\u2019assemblage.<\/strong><\/p>\n\n\n\n

            M\u00e9thodes pratiques pour pr\u00e9venir le warpage des PCB<\/h2>\n\n\n\n

            Voici les techniques les plus efficaces en pratique, prioris\u00e9es du design \u00e0 l\u2019assemblage.<\/p>\n\n\n\n

            1) Concevoir un stackup sym\u00e9trique et \u00e9quilibr\u00e9<\/h3>\n\n\n\n

            La m\u00e9thode la plus efficace consiste \u00e0 \u00e9quilibrer la structure :<\/p>\n\n\n\n

              \n
            • Sym\u00e9trie des di\u00e9lectriques autour du plan m\u00e9dian<\/li>\n\n\n\n
            • Masses de cuivre sym\u00e9triques<\/li>\n\n\n\n
            • \u00c9viter un cuivre tr\u00e8s lourd sur un seul c\u00f4t\u00e9 (ou un grand plan de masse d\u2019un c\u00f4t\u00e9 uniquement)<\/li>\n\n\n\n
            • R\u00e9partition uniforme autour des d\u00e9coupes et cavit\u00e9s<\/li>\n<\/ul>\n\n\n\n

              Stackup \u00e9quilibr\u00e9 = dilatation \u00e9quilibr\u00e9e = warpage minimal<\/strong><\/p>\n\n\n\n

              2) Garder une r\u00e9partition de cuivre homog\u00e8ne<\/h3>\n\n\n\n

              Le d\u00e9s\u00e9quilibre de cuivre est l\u2019un des principaux facteurs de warpage.<\/p>\n\n\n\n

              Recommandations :<\/p>\n\n\n\n

                \n
              • \u00c9viter de mettre de grands plans cuivre uniquement sur un c\u00f4t\u00e9<\/li>\n\n\n\n
              • Utiliser cross-hatching ou copper-thieving dans les zones peu remplies<\/li>\n\n\n\n
              • Viser une densit\u00e9 cuivre similaire entre les couches<\/li>\n\n\n\n
              • Ajouter du cuivre sur les rails de d\u00e9tourage (breakaway rails) pour que les bords du panel chauffent\/refroidissent de fa\u00e7on homog\u00e8ne<\/li>\n<\/ul>\n\n\n\n

                Une densit\u00e9 cuivre in\u00e9gale cr\u00e9e une rigidit\u00e9 et un comportement thermique in\u00e9gaux \u2014 ce qui entra\u00eene une d\u00e9formation pr\u00e9visible.<\/p>\n\n\n\n

                \"top<\/figure>\n\n\n\n

                3) Choisir des mat\u00e9riaux High-Tg pour les applications exigeantes<\/h3>\n\n\n\n

                Les lamin\u00e9s High-Tg offrent :<\/p>\n\n\n\n