{"id":33322,"date":"2026-03-05T12:02:34","date_gmt":"2026-03-05T12:02:34","guid":{"rendered":"https:\/\/www.fastturnpcbs.com\/?p=33322"},"modified":"2026-03-06T01:42:30","modified_gmt":"2026-03-06T01:42:30","slug":"bga-pcb-board-layout","status":"publish","type":"post","link":"https:\/\/www.fastturnpcbs.com\/de\/blog\/bga-pcb-board-layout\/","title":{"rendered":"BGA-PCB-Board-Layout: Bew\u00e4hrte Best Practices f\u00fcr Platzierung, Fanout, Routing &amp; DFM"},"content":{"rendered":"\n<p>Da moderne Elektronik immer h\u00f6here Geschwindigkeiten, st\u00e4rkere Integration und kleinere Bauformen verlangt, ist das <strong><a href=\"https:\/\/www.fastturnpcbs.com\/de\/services\/pcb-montage\/bga-leiterplattenbestueckung\/\">BGA PCB board<\/a><\/strong> zur zentralen Grundlage fortschrittlicher Hardware-Designs geworden. Von Prozessoren und FPGAs bis hin zu DDR-Speicher und High-Speed-SoCs erm\u00f6glichen <strong>Ball Grid Array (BGA)<\/strong>-Geh\u00e4use eine enorme I\/O-Dichte auf kleinstem Raum.<\/p>\n\n\n\n<p>Doch mit dieser Dichte steigt auch die Komplexit\u00e4t.<\/p>\n\n\n\n<p>Ein zuverl\u00e4ssiges <strong>BGA PCB board<\/strong> zu entwerfen bedeutet nicht nur, Pins zu verbinden. Es erfordert einen strukturierten, ingenieurgetriebenen Ansatz, der folgende Aspekte in Einklang bringt:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Intelligente <strong>BGA-Platzierung<\/strong><\/li>\n\n\n\n<li>Eine klar definierte <strong>Fanout-Strategie<\/strong><\/li>\n\n\n\n<li>Saubere <strong>Stack-up-Planung<\/strong> (Lagenaufbau)<\/li>\n\n\n\n<li>Hohe <strong>Signal Integrity (SI)<\/strong> und <strong>Power Integrity (PI)<\/strong><\/li>\n\n\n\n<li>Strikte <strong>Design for Manufacturability (DFM)<\/strong>-Vorgaben<\/li>\n<\/ul>\n\n\n\n<p>Dieser Leitfaden fasst die wichtigsten Regeln zusammen, die erfahrene PCB-Designer anwenden, damit BGA-Layouts beim ersten Durchlauf funktionieren.<\/p>\n\n\n\n<h2 id=\"mit-fanout-anfangen-nicht-mit-routing\" class=\"wp-block-heading\">Mit Fanout anfangen \u2014 nicht mit Routing<\/h2>\n\n\n\n<p>Einer der h\u00e4ufigsten Layout-Fehler? Direkt mit dem Routing zu beginnen, bevor die Breakout-Strategie feststeht.<\/p>\n\n\n\n<h3 id=\"1-was-ist-bga-fanout\" class=\"wp-block-heading\">1. Was ist BGA-Fanout?<\/h3>\n\n\n\n<p><strong>Fanout<\/strong> ist die kurze \u201eEscape\u201c-Verbindung von einem BGA-Pad (Ball) zu einem <strong>Via<\/strong> oder Routing-Kanal. Es ist der \u00dcbergang von extrem dichter Pad-Geometrie zu einem Routing-Bereich, der praktisch nutzbar ist.<\/p>\n\n\n\n<p>In High-Density-Designs bestimmt Fanout:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Ob Signale physisch aus dem Package herausgef\u00fchrt werden k\u00f6nnen<\/li>\n\n\n\n<li>Wie viele Lagen ben\u00f6tigt werden<\/li>\n\n\n\n<li>Ob HDI-Strukturen erforderlich sind<\/li>\n\n\n\n<li>Ob sp\u00e4ter Routing-Engp\u00e4sse entstehen<\/li>\n<\/ul>\n\n\n\n<p>Wenn Fanout nicht zuerst geplant wird, endet man h\u00e4ufig bei:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Unerwartet zus\u00e4tzlichem Lagenbedarf<\/li>\n\n\n\n<li>Umstieg auf Blind\/Buried Vias mitten im Design<\/li>\n\n\n\n<li>Problemen mit der Signal Integrity<\/li>\n\n\n\n<li>H\u00f6heren Fertigungskosten<\/li>\n<\/ul>\n\n\n\n<h3 id=\"2-kernregel\" class=\"wp-block-heading\">2. Kernregel<\/h3>\n\n\n\n<p><strong>Definieren Sie Ihre BGA-Fanout-Strategie, bevor Sie mit globalem Routing beginnen.<\/strong><\/p>\n\n\n\n<p>Betrachten Sie das BGA als Schwerpunkt der Leiterplatte. Speicher, Taktquellen, PMICs und Steckverbinder sollten darum herum angeordnet werden \u2014 nicht umgekehrt.<\/p>\n\n\n\n<h2 id=\"bga-platzierung-signale-kurz-und-zuverlaessig-halten\" class=\"wp-block-heading\">BGA-Platzierung: Signale kurz und zuverl\u00e4ssig halten<\/h2>\n\n\n\n<p>Platzierungsentscheidungen bestimmen, ob Ihr Layout sauber und effizient ist \u2014 oder verstopft und anf\u00e4llig.<\/p>\n\n\n\n<h3 id=\"1-zentrale-positionierungsstrategie\" class=\"wp-block-heading\">1. Zentrale Positionierungsstrategie<\/h3>\n\n\n\n<p>Bei den meisten prozessorbasierten Designs sollte das Haupt-BGA nahe der Platinenmitte platziert werden. Das hilft:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Routing gleichm\u00e4\u00dfig in alle Richtungen zu verteilen<\/li>\n\n\n\n<li>Thermische Symmetrie beim Reflow zu verbessern<\/li>\n\n\n\n<li>Mechanische Spannungsspitzen zu reduzieren<\/li>\n<\/ul>\n\n\n\n<p>Ein zentral platziertes BGA f\u00fchrt typischerweise zu einem ausgewogeneren Layout.<\/p>\n\n\n\n<h3 id=\"2-kritische-bauteile-nah-platzieren\" class=\"wp-block-heading\">2. Kritische Bauteile nah platzieren<\/h3>\n\n\n\n<p>Platzieren Sie high-speed- und timingkritische Komponenten so nahe wie m\u00f6glich am BGA:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>DDR-Speicher<\/strong> \u2013 Leiterbahnl\u00e4ngen und Skew minimieren<\/li>\n\n\n\n<li><strong>Taktquellen<\/strong> \u2013 Kurz, direkt und mit m\u00f6glichst wenigen Vias routen<\/li>\n\n\n\n<li><strong>PMICs<\/strong> \u2013 K\u00fcrzere Power-Loops verbessern die Power Integrity<\/li>\n\n\n\n<li><strong>Flash-Bausteine<\/strong> \u2013 Latenz und Impedanzspr\u00fcnge reduzieren<\/li>\n<\/ul>\n\n\n\n<p>Lange Signalwege erh\u00f6hen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Skew-Mismatch<\/li>\n\n\n\n<li>Einf\u00fcged\u00e4mpfung (Insertion Loss)<\/li>\n\n\n\n<li>\u00dcbersprechen (Crosstalk)<\/li>\n\n\n\n<li>Reflexionsrisiko<\/li>\n<\/ul>\n\n\n\n<p><strong>K\u00fcrzer ist fast immer besser.<\/strong><\/p>\n\n\n\n<h3 id=\"3-multi-bga-systeme\" class=\"wp-block-heading\">3. Multi-BGA-Systeme<\/h3>\n\n\n\n<p>In Designs mit mehreren gro\u00dfen BGAs (CPU + FPGA, SoC + GPU) wird der Abstand kritisch.<\/p>\n\n\n\n<p>Sie m\u00fcssen Routing-Kan\u00e4le zwischen den Bauteilen reservieren. Ohne diese Planung wird der Bereich zwischen den BGAs zu einer Routing-\u201eTodeszone\u201c.<\/p>\n\n\n\n<p>Planen Sie das im Floorplanning \u2014 nicht erst nach Beginn des Routings.<\/p>\n\n\n\n<h3 id=\"4-wie-nah-darf-ein-bga-an-den-platinenrand\" class=\"wp-block-heading\">4. Wie nah darf ein BGA an den Platinenrand?<\/h3>\n\n\n\n<p>Eine h\u00e4ufige Frage.<\/p>\n\n\n\n<p><strong>Empfohlener Abstand: mindestens 7\u201310 mm vom BGA-Rand zum PCB-Rand.<\/strong><\/p>\n\n\n\n<p>Warum?<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Platinenr\u00e4nder erleben beim Reflow st\u00e4rkere Temperaturgradienten<\/li>\n\n\n\n<li>Mechanische Belastungen sind am Rand gr\u00f6\u00dfer<\/li>\n\n\n\n<li>Ungleichm\u00e4\u00dfige Erw\u00e4rmung erh\u00f6ht das Risiko f\u00fcr kalte L\u00f6tstellen oder L\u00f6tfehler<\/li>\n<\/ul>\n\n\n\n<p>Ausreichender Abstand verbessert Ausbeute und Langzeitzuverl\u00e4ssigkeit.<\/p>\n\n\n\n<h2 id=\"stack-up-planung-fuer-bga-breakout\" class=\"wp-block-heading\">Stack-up-Planung f\u00fcr BGA-Breakout<\/h2>\n\n\n\n<p>Der Lagenaufbau entscheidet oft dar\u00fcber, ob ein BGA-Design \u00fcberhaupt realisierbar ist.<\/p>\n\n\n\n<h3 id=\"1-pitch-treibt-die-technologie\" class=\"wp-block-heading\">1. Pitch treibt die Technologie<\/h3>\n\n\n\n<p>Mit kleinerem BGA-Pitch:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Schrumpft der Abstand Pad-zu-Pad<\/li>\n\n\n\n<li>Werden Routing-Kan\u00e4le enger<\/li>\n\n\n\n<li>Wird kontrollierte Impedanz schwieriger<\/li>\n\n\n\n<li>Passen Standard-Through-hole-Vias ggf. nicht mehr<\/li>\n<\/ul>\n\n\n\n<p>Kleiner Pitch erfordert oft:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>D\u00fcnnere Dielektrika<\/li>\n\n\n\n<li>H\u00f6here Lagenzahlen<\/li>\n\n\n\n<li>HDI-Stack-ups (1+N+1, 2+N+2)<\/li>\n\n\n\n<li>Microvias oder Via-in-Pad<\/li>\n<\/ul>\n\n\n\n<h3 id=\"2-abschaetzung-der-benoetigten-lagenzahl\" class=\"wp-block-heading\">2. Absch\u00e4tzung der ben\u00f6tigten Lagenzahl<\/h3>\n\n\n\n<p>Eine praxisnahe Faustregel:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Rund <strong>60 %<\/strong> der BGA-Balls sind Signale<\/li>\n\n\n\n<li>Der Rest ist typischerweise Power und GND<\/li>\n<\/ul>\n\n\n\n<p>Power- und GND-Balls k\u00f6nnen oft direkt auf Planes gef\u00fchrt werden.<\/p>\n\n\n\n<p>Signal-Balls ben\u00f6tigen Routing-Kan\u00e4le \u2014 und jede Lage kann nur eine begrenzte Anzahl an Signalen \u201eescape\u201c routen.<\/p>\n\n\n\n<p>Wenn innere Reihen nicht \u00fcber die Au\u00dfenlagen herausgef\u00fchrt werden k\u00f6nnen, sind zus\u00e4tzliche Signallagen erforderlich.<\/p>\n\n\n\n<h3 id=\"3-durchgehende-referenzflaechen-sind-pflicht\" class=\"wp-block-heading\">3. Durchgehende Referenzfl\u00e4chen sind Pflicht<\/h3>\n\n\n\n<p>Jede High-Speed-Signallage sollte eine solide, benachbarte Referenzfl\u00e4che haben.<\/p>\n\n\n\n<p>Vermeiden Sie:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Routing \u00fcber gesplittete Ground-Planes<\/li>\n\n\n\n<li>Das \u00dcberqueren von Plane-Voids<\/li>\n\n\n\n<li>R\u00fcckstrompfade, die Umwege machen m\u00fcssen<\/li>\n<\/ul>\n\n\n\n<p>Durchgehende Referenzfl\u00e4chen sorgen f\u00fcr:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Stabile Impedanz<\/li>\n\n\n\n<li>Saubere R\u00fcckstrompfade<\/li>\n\n\n\n<li>Weniger EMI<\/li>\n\n\n\n<li>Bessere Signal Integrity<\/li>\n<\/ul>\n\n\n\n<h2 id=\"bga-fanout-strategie-die-richtige-breakout-methode-waehlen\" class=\"wp-block-heading\">BGA-Fanout-Strategie: Die richtige Breakout-Methode w\u00e4hlen<\/h2>\n\n\n\n<p>Fanout ist nicht \u201eone size fits all\u201c. Die Wahl h\u00e4ngt von Pitch, Kosten und Fertigungsf\u00e4higkeit ab.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1401\" height=\"874\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2026\/03\/1772711840-bga-pad-dogbone-fanout-via-in-pad.webp\" alt=\"BGA pad dog-bone fanout trace with via and via-in-pad example\" class=\"wp-image-33284\"\/><\/figure>\n\n\n\n<h3 id=\"1-aeussere-balls-zuerst-outside-in-breakout\" class=\"wp-block-heading\">1. \u00c4u\u00dfere Balls zuerst (Outside-In-Breakout)<\/h3>\n\n\n\n<p>Routen Sie immer zuerst die \u00e4u\u00dfere ein bis zwei Reihen.<\/p>\n\n\n\n<p>\u00c4u\u00dfere Reihen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Bieten mehr Routing-Flexibilit\u00e4t<\/li>\n\n\n\n<li>Erhalten Kan\u00e4le f\u00fcr die inneren Reihen<\/li>\n\n\n\n<li>Reduzieren Engp\u00e4sse<\/li>\n<\/ul>\n\n\n\n<p>Wird der \u00e4u\u00dfere Routing-Platz zu fr\u00fch \u201everbraucht\u201c, k\u00f6nnen innere Balls unm\u00f6glich zu escapen sein.<\/p>\n\n\n\n<p>Fanout sollte Ring f\u00fcr Ring von au\u00dfen nach innen erfolgen.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"1224\" height=\"964\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2026\/03\/1772711961-bga-outer-rows-priority-fanout-pattern.webp\" alt=\"BGA fanout pattern showing outer rows routed first and inner rows escaped later\" class=\"wp-image-33293\"\/><\/figure>\n\n\n\n<h3 id=\"2-dog-bone-fanout\" class=\"wp-block-heading\">2. Dog-Bone-Fanout<\/h3>\n\n\n\n<p>Die klassische Dog-Bone-Struktur besteht aus:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Einer kurzen Leiterbahn (Neck)<\/li>\n\n\n\n<li>Einem Via (Head)<\/li>\n<\/ul>\n\n\n\n<p>Am besten geeignet f\u00fcr:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Moderaten Pitch (z. B. 0,8 mm oder gr\u00f6\u00dfer)<\/li>\n\n\n\n<li>Standard-Through-hole-Prozesse<\/li>\n\n\n\n<li>Kostenkritische Designs<\/li>\n<\/ul>\n\n\n\n<p>Dog-Bone-Fanout ist zuverl\u00e4ssig, weit verbreitet und leicht zu fertigen.<\/p>\n\n\n\n<h3 id=\"3-via-in-pad-vip\" class=\"wp-block-heading\">3. Via-in-Pad (VIP)<\/h3>\n\n\n\n<p>Wenn der Pitch auf 0,5 mm oder kleiner sinkt, ist ein Via zwischen Pads oft nicht mehr m\u00f6glich.<\/p>\n\n\n\n<p>Via-in-Pad platziert das Via direkt im Pad und routet Signale auf Innenlagen.<\/p>\n\n\n\n<p>Vorteile:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Maximale Breakout-Dichte<\/li>\n\n\n\n<li>Saubere Routing-Kan\u00e4le<\/li>\n\n\n\n<li>Effiziente Fl\u00e4chennutzung<\/li>\n<\/ul>\n\n\n\n<p>Nachteile\/Trade-offs:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Filled &amp; plated Vias erforderlich<\/li>\n\n\n\n<li>H\u00f6here Fertigungskosten<\/li>\n\n\n\n<li>H\u00f6here Prozessanforderungen<\/li>\n<\/ul>\n\n\n\n<p>Wichtig: Verwenden Sie im gesamten BGA-Bereich einen konsistenten Breakout-Stil. Stil-Mix erh\u00f6ht das Fertigungsrisiko.<\/p>\n\n\n\n<h2 id=\"pad-design-und-soldermask-aspekte\" class=\"wp-block-heading\">Pad-Design und Soldermask-Aspekte<\/h2>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"1536\" height=\"916\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2026\/03\/1772712015-bga-smd-vs-nsmd-pad-cross-section.webp\" alt=\"Cross-section comparison of solder mask defined pad and non-solder mask defined pad for BGA\" class=\"wp-image-33302\"\/><\/figure>\n\n\n\n<h3 id=\"1-nsmd-vs-smd-pads\" class=\"wp-block-heading\">1. NSMD vs. SMD-Pads<\/h3>\n\n\n\n<p>In den meisten <strong>BGA PCB board<\/strong>-Designs sind <strong>NSMD-Pads (Non-Solder Mask Defined)<\/strong> bevorzugt.<\/p>\n\n\n\n<p>Warum NSMD?<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Voller Kupferrand ist freigelegt<\/li>\n\n\n\n<li>Bessere Spannungsverteilung in der L\u00f6tstelle<\/li>\n\n\n\n<li>H\u00f6here Zuverl\u00e4ssigkeit<\/li>\n\n\n\n<li>Oft mehr Routing-Flexibilit\u00e4t<\/li>\n<\/ul>\n\n\n\n<p>SMD-Pads k\u00f6nnen sinnvoll sein, wenn eine engere Soldermask-Kontrolle oder h\u00f6here Pad-Haftung ben\u00f6tigt wird. NSMD ist jedoch meist der Industriestandard.<\/p>\n\n\n\n<h3 id=\"2-soldermask-bridge-das-versteckte-risiko\" class=\"wp-block-heading\">2. Soldermask-Bridge: Das versteckte Risiko<\/h3>\n\n\n\n<p>Die Soldermask-Bridge ist der schmale Maskensteg zwischen benachbarten Pads.<\/p>\n\n\n\n<p>Sie ist die einzige physische Barriere gegen L\u00f6tbr\u00fccken.<\/p>\n\n\n\n<p>Mit kleinerem Pitch:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Werden Maskenstege schmaler<\/li>\n\n\n\n<li>Werden Fertigungstoleranzen kritischer<\/li>\n\n\n\n<li>Steigt das Bridging-Risiko<\/li>\n<\/ul>\n\n\n\n<p>Best\u00e4tigen Sie daher die minimale Soldermask-F\u00e4higkeit Ihres Herstellers, bevor Sie die Pad-Geometrie finalisieren.<\/p>\n\n\n\n<h2 id=\"via-regeln-und-dfm-constraints\" class=\"wp-block-heading\">Via-Regeln und DFM-Constraints<\/h2>\n\n\n\n<h3 id=\"1-mindestabstand-via-zu-pad\" class=\"wp-block-heading\">1. Mindestabstand Via-zu-Pad<\/h3>\n\n\n\n<p>Empfohlenes Minimum:<\/p>\n\n\n\n<p><strong>\u2265 3\u20134 mil (0,075\u20130,1 mm)<\/strong> zwischen Via-Annular-Ring und Pad-Kante.<\/p>\n\n\n\n<p>Wenn Vias zu nah platziert sind:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Werden Soldermask-Stege fragil<\/li>\n\n\n\n<li>Steigen Fertigungsfehler<\/li>\n\n\n\n<li>Sinkt die L\u00f6tzuverl\u00e4ssigkeit<\/li>\n<\/ul>\n\n\n\n<p>Allein diese Regel verhindert viele BGA-Assembly-Probleme.<\/p>\n\n\n\n<h3 id=\"2-via-in-pad-fuellanforderungen\" class=\"wp-block-heading\">2. Via-in-Pad-F\u00fcllanforderungen<\/h3>\n\n\n\n<p>Bei Via-in-Pad gilt:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Vias m\u00fcssen korrekt gef\u00fcllt werden (Epoxy oder Kupfer)<\/li>\n\n\n\n<li>Oberfl\u00e4che muss planarisiert sein<\/li>\n\n\n\n<li>Beschichtung muss gleichm\u00e4\u00dfig sein<\/li>\n<\/ul>\n\n\n\n<p>Schlechte F\u00fcllung kann zu Solder-Wicking oder Voids f\u00fchren.<\/p>\n\n\n\n<h3 id=\"3-dfm-ist-nicht-verhandelbar\" class=\"wp-block-heading\">3. DFM ist nicht verhandelbar<\/h3>\n\n\n\n<p>Pr\u00fcfen Sie fr\u00fchzeitig:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Minimale Leiterbahnbreite\/Abst\u00e4nde<\/li>\n\n\n\n<li>Minimaler Bohrdurchmesser<\/li>\n\n\n\n<li>Annular-Ring-Anforderungen<\/li>\n\n\n\n<li>Masken-Alignment-Toleranzen<\/li>\n<\/ul>\n\n\n\n<p>Elektrisches Design und Fertigungsf\u00e4higkeit m\u00fcssen zusammenpassen.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1024\" height=\"1468\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2026\/03\/1772712086-bga-pitch-trace-width-via-spacing-routing-clearance.webp\" alt=\"BGA PCB Board diagram showing BGA ball pitch, via pitch, routing clearance and trace width between pads\" class=\"wp-image-33311\"\/><\/figure>\n\n\n\n<h2 id=\"bga-routing-best-practices\" class=\"wp-block-heading\">BGA-Routing-Best-Practices<\/h2>\n\n\n\n<h3 id=\"1-orthogonales-routing-zwischen-lagen\" class=\"wp-block-heading\">1. Orthogonales Routing zwischen Lagen<\/h3>\n\n\n\n<p>Benachbarte Signallagen sollten um 90\u00b0 versetzt geroutet werden:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Lage 1: Horizontal<\/li>\n\n\n\n<li>Lage 2: Vertikal<\/li>\n\n\n\n<li>Lage 3: Horizontal<\/li>\n<\/ul>\n\n\n\n<p>Das reduziert Broadside-Crosstalk und verbessert die Routing-\u00dcbersicht.<\/p>\n\n\n\n<h3 id=\"2-layer-transitions-bei-high-speed-begrenzen\" class=\"wp-block-heading\">2. Layer-Transitions bei High-Speed begrenzen<\/h3>\n\n\n\n<p>Jedes Via verursacht:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Impedanzdiskontinuit\u00e4t<\/li>\n\n\n\n<li>Stub-Effekte<\/li>\n\n\n\n<li>\u00c4nderungen des R\u00fcckstrompfads<\/li>\n<\/ul>\n\n\n\n<p>F\u00fcr Signale \u00fcber 1 GHz sollte man auf <strong>eine Lagenumschaltung oder weniger<\/strong> abzielen, wenn m\u00f6glich.<\/p>\n\n\n\n<p>Idealer Pfad:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Aus dem BGA-Pad heraus<\/li>\n\n\n\n<li>Einmal umschalten<\/li>\n\n\n\n<li>Direkt zum Ziel routen<\/li>\n<\/ul>\n\n\n\n<p>Weniger Transitions = bessere Signal Integrity.<\/p>\n\n\n\n<h3 id=\"3-via-stubs-managen\" class=\"wp-block-heading\">3. Via-Stubs managen<\/h3>\n\n\n\n<p>Through-hole-Vias erzeugen ungenutzte Stub-L\u00e4ngen, die als Resonatoren wirken.<\/p>\n\n\n\n<p>M\u00f6gliche Ma\u00dfnahmen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Microvias verwenden<\/li>\n\n\n\n<li>Unbenutzte Via-Abschnitte backdrillen<\/li>\n\n\n\n<li>Via-L\u00e4nge minimieren<\/li>\n<\/ul>\n\n\n\n<p>High-Speed-Performance h\u00e4ngt stark von der Kontrolle dieser Parasiten ab.<\/p>\n\n\n\n<h2 id=\"flip-chip-bga-zusaetzliche-zuverlaessigkeitsaspekte\" class=\"wp-block-heading\">Flip-Chip-BGA: Zus\u00e4tzliche Zuverl\u00e4ssigkeitsaspekte<\/h2>\n\n\n\n<p>Flip-Chip-BGA-Packages sind mechanisch und thermisch sensibler.<\/p>\n\n\n\n<p>Wesentliche Unterschiede:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Die wird umgedreht und direkt kontaktiert<\/li>\n\n\n\n<li>Thermischer Pfad ist anders<\/li>\n\n\n\n<li>Spannungsverteilung ver\u00e4ndert sich<\/li>\n<\/ul>\n\n\n\n<p>Design-Implikationen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Symmetrisches, ausgewogenes Layout<\/li>\n\n\n\n<li>Sorgf\u00e4ltige Platzierung thermischer Vias<\/li>\n\n\n\n<li>Kontrolliertes Heat-Spreading<\/li>\n\n\n\n<li>Konsistente Land-Pattern-Geometrie<\/li>\n<\/ul>\n\n\n\n<p>Die Zuverl\u00e4ssigkeit h\u00e4ngt st\u00e4rker von mechanischem Gleichgewicht und Thermomanagement ab.<\/p>\n\n\n\n<h2 id=\"finale-checkliste-fuer-bga-pcb-boards\" class=\"wp-block-heading\">Finale Checkliste f\u00fcr BGA PCB Boards<\/h2>\n\n\n\n<p>Vor dem Release sollten Sie pr\u00fcfen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Fanout ist vor dem Routing definiert<\/li>\n\n\n\n<li>\u00c4u\u00dfere Balls zuerst geroutet<\/li>\n\n\n\n<li>Durchgehende Referenzfl\u00e4chen unter High-Speed-Netzen<\/li>\n\n\n\n<li>NSMD-Pads korrekt definiert<\/li>\n\n\n\n<li>Via-zu-Pad-Abstand \u2265 3\u20134 mil<\/li>\n\n\n\n<li>BGA-Abstand zum Platinenrand \u2265 7\u201310 mm<\/li>\n\n\n\n<li>High-Speed-Netze mit minimalen Layer-Transitions<\/li>\n\n\n\n<li>Orthogonales Routing zwischen benachbarten Signallagen<\/li>\n<\/ul>\n\n\n\n<p>Wenn diese Bedingungen erf\u00fcllt sind, ist die Wahrscheinlichkeit deutlich h\u00f6her, dass Ihr BGA PCB board Fertigung und Assembly ohne \u00dcberraschungen besteht.<\/p>\n\n\n\n<h2 id=\"fazit\" class=\"wp-block-heading\">Fazit<\/h2>\n\n\n\n<p>BGA-PCB-Design ist ein disziplinierter Engineering-Prozess. Es geht nicht nur um Dichte \u2014 sondern um <strong>Balance<\/strong>:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Platzierung, die kritische Pfade minimiert<\/li>\n\n\n\n<li>Fanout, der Routing-Flexibilit\u00e4t erh\u00e4lt<\/li>\n\n\n\n<li>Stack-up, der saubere R\u00fcckstrompfade erm\u00f6glicht<\/li>\n\n\n\n<li>Pad- und Via-Regeln, die zur Fertigungsf\u00e4higkeit passen<\/li>\n\n\n\n<li>Routing, das die Signal Integrity sch\u00fctzt<\/li>\n<\/ul>\n\n\n\n<p>Wenn Sie diese Elemente systematisch umsetzen, erreichen Sie hohe Performance, gute Herstellbarkeit und langfristige Zuverl\u00e4ssigkeit.<\/p>\n\n\n\n<p>Bei <strong>FastTurnPCB<\/strong> arbeiten wir eng mit Engineering-Teams zusammen, um BGA-Layouts sowohl f\u00fcr Performance als auch f\u00fcr Produktion zu optimieren. Ob Standard-Multilayer oder fortschrittliche HDI-BGA-Technologie: Die Abstimmung der Layout-Strategie mit den Fertigungsm\u00f6glichkeiten ist der Schl\u00fcssel zum Erfolg im ersten Durchlauf.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><a href=\"https:\/\/www.fastturnpcbs.com\/contact-us\/\"><img loading=\"lazy\" decoding=\"async\" width=\"1880\" height=\"506\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2026\/02\/1771986565-pcb-assembly-service-banner-blue.png\" alt=\"PCB assembly service banner with SMT machine and PCB product display\" class=\"wp-image-32763\"\/><\/a><\/figure>\n","protected":false},"excerpt":{"rendered":"<p>Lernen Sie, wie Sie eine zuverl\u00e4ssige BGA-Leiterplatte entwerfen, indem Sie bew\u00e4hrte Best Practices f\u00fcr Platzierung, Fanout, Routing, Stack-Up und DFM anwenden \u2013 vermeiden Sie Nachbearbeitungen und Montagefehler.<\/p>\n","protected":false},"author":5,"featured_media":33300,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[53,174],"tags":[],"class_list":["post-33322","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog","category-design-de"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts\/33322","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/users\/5"}],"replies":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/comments?post=33322"}],"version-history":[{"count":0,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts\/33322\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/media\/33300"}],"wp:attachment":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/media?parent=33322"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/categories?post=33322"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/tags?post=33322"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}