{"id":33107,"date":"2026-03-04T11:16:33","date_gmt":"2026-03-04T11:16:33","guid":{"rendered":"https:\/\/www.fastturnpcbs.com\/?p=33107"},"modified":"2026-03-04T11:47:05","modified_gmt":"2026-03-04T11:47:05","slug":"board-warpage-erklart","status":"publish","type":"post","link":"https:\/\/www.fastturnpcbs.com\/de\/blog\/faults-de\/board-warpage-erklart\/","title":{"rendered":"Board Warpage erkl\u00e4rt: Ursachen, zul\u00e4ssige Grenzen & 9 bew\u00e4hrte Methoden, um Ihre PCBs plan zu halten"},"content":{"rendered":"\n

Selbst nach einem perfekten Layout, fehlerfreier Leiterplattenfertigung und einem scheinbar reibungslosen SMT-Prozess kann ein einziges Problem ein ansonsten gelungenes Projekt in eine teure Nacharbeits-Spirale verwandeln: Board Warpage<\/strong> (Verzug\/Verformung der Leiterplatte).<\/p>\n\n\n\n

Schon ein leichter Bogen (Bow)<\/strong> oder Verdrehung (Twist)<\/strong> \u2013 manchmal kaum sichtbar \u2013 kann die Bauteilausrichtung (Component Alignment)<\/strong> st\u00f6ren, die Qualit\u00e4t der L\u00f6tstellen verschlechtern und versteckte Zuverl\u00e4ssigkeitsrisiken erzeugen, die sich erst Monate sp\u00e4ter im Feld zeigen.<\/p>\n\n\n\n

Dieser Leitfaden erkl\u00e4rt, was Board Warpage ist, warum es f\u00fcr Best\u00fcckung und Signalverhalten relevant ist und welche praktischen Ma\u00dfnahmen Designer, Leiterplattenhersteller und Best\u00fccker ergreifen k\u00f6nnen, um Verzug zu vermeiden.<\/p>\n\n\n\n

\"Board<\/figure>\n\n\n\n

Was ist Board Warpage (PCB Warpage)?<\/h2>\n\n\n\n

Board Warpage<\/strong> bezeichnet das Biegen oder Verdrehen<\/strong> einer Leiterplatte, sodass sie nicht mehr plan aufliegt. Statt in einer Ebene zu bleiben (planar), verformt sich die PCB durch mechanische oder thermische Spannungen w\u00e4hrend der Fertigung, Lagerung oder beim Reflow-L\u00f6ten.<\/p>\n\n\n\n

Es gibt zwei Hauptformen der Verformung:<\/p>\n\n\n\n

1. Bow (Biegung)<\/h3>\n\n\n\n

Die Leiterplatte kr\u00fcmmt sich wie ein Bogen \u00fcber ihre L\u00e4nge oder Breite. Alle Ecken liegen meist in derselben Ebene, aber die Mitte hebt sich an oder senkt sich ab.<\/p>\n\n\n\n

2. Twist (Verdrehung)<\/h3>\n\n\n\n

Eine Ecke hebt sich aus der Ebene, w\u00e4hrend die anderen relativ flach bleiben \u2013 die Leiterplatte wirkt \u201epropellerartig\u201c verdreht.
Das ist f\u00fcr die Bauteilausrichtung<\/strong> oft kritischer, weil der Winkel eine ungleichm\u00e4\u00dfige Koplanarit\u00e4t<\/strong> \u00fcber die PCB erzeugt.<\/p>\n\n\n\n

Bow und Twist sind beides Formen von Warpage. Sie haben h\u00e4ufig \u00e4hnliche Ursachen, aber die Unterscheidung hilft bei Diagnose und Pr\u00e4vention.<\/p>\n\n\n\n

\"illustration<\/figure>\n\n\n\n

Warum beeinflusst Warpage die Bauteilausrichtung \u2013 und sogar die Signalintegrit\u00e4t?<\/h2>\n\n\n\n

Viele Ingenieure betrachten Warpage nur als SMT-L\u00f6tbarkeitsproblem. Die Auswirkungen gehen jedoch deutlich \u00fcber den Fertigungsertrag hinaus.<\/p>\n\n\n\n

1. Einfluss auf die Bauteilausrichtung (am sichtbarsten, am teuersten)<\/h3>\n\n\n\n

Eine verzogene PCB bietet keine plane Best\u00fcckfl\u00e4che mehr. Das wirkt sich direkt aus auf:<\/p>\n\n\n\n

    \n
  • Koplanarit\u00e4t der Pads<\/strong> f\u00fcr BGAs, QFNs, QFPs und Steckverbinder<\/li>\n\n\n\n
  • Platziergenauigkeit<\/strong> der Best\u00fcckautomaten (Pick-and-Place)<\/li>\n\n\n\n
  • Kontakt der Lotpaste<\/strong> zwischen Schablone und Pads<\/li>\n\n\n\n
  • Benetzungsverhalten beim Reflow, wodurch das Risiko steigt f\u00fcr:<\/li>\n\n\n\n
  • Unterbrechungen (Opens)<\/li>\n\n\n\n
  • Head-in-Pillow<\/li>\n\n\n\n
  • Voids (Hohlstellen)<\/li>\n\n\n\n
  • Bridges (L\u00f6tbr\u00fccken)<\/li>\n\n\n\n
  • Tombstoning (Aufrichten von Passiven)<\/li>\n<\/ul>\n\n\n\n

    Schon eine Verformung um einen Bruchteil eines Millimeters kann zu hohen Kosten durch Ausschuss oder Nacharbeit f\u00fchren.<\/p>\n\n\n\n

    2. Indirekter Einfluss auf die Signalintegrit\u00e4t (Signal Integrity)<\/h3>\n\n\n\n

    Warpage ver\u00e4ndert die Impedanz nicht direkt \u2013 beeinflusst aber die mechanischen Randbedingungen<\/strong>, unter denen High-Speed-Bauteile und Steckverbinder arbeiten.<\/p>\n\n\n\n

    Zum Beispiel:<\/p>\n\n\n\n

      \n
    • Fehlstellung bei High-Speed-Steckverbindern \u2192 intermittierende Kontakte<\/li>\n\n\n\n
    • Spannung auf Cage-Mounted- oder Press-Fit-Bauteilen \u2192 Mikrorisse und SI-Jitter<\/li>\n\n\n\n
    • \u201eErzwungene\u201c Montage verzogener Leiterplatten \u2192 Belastung von Referenzfl\u00e4chen oder L\u00f6tstellen<\/li>\n<\/ul>\n\n\n\n

      Kurz gesagt: Geringe Planheit verschlechtert das elektrische Umfeld<\/strong>, besonders bei High-Speed- und High-Density-Designs.<\/p>\n\n\n\n

      Wie viel PCB Warpage ist zul\u00e4ssig?<\/h2>\n\n\n\n

      In der Praxis gelten h\u00e4ufig folgende Grenzwerte f\u00fcr Bow und Twist:<\/p>\n\n\n\n

        \n
      • \u2264 0,75 % der Leiterplatten-Diagonale<\/strong> f\u00fcr SMT-Baugruppen<\/li>\n\n\n\n
      • \u2264 1,5 %<\/strong> f\u00fcr Nicht-SMT-Anwendungen<\/li>\n<\/ul>\n\n\n\n

        Beispiel:<\/strong>
        Betr\u00e4gt die Diagonale einer PCB 300 mm, ergibt sich die zul\u00e4ssige Verformung:<\/p>\n\n\n\n

        0,75 % \u00d7 300 mm = 2,25 mm<\/strong><\/p>\n\n\n\n

        Werte dar\u00fcber f\u00fchren typischerweise zu Platzierfehlern, Koplanarit\u00e4tsproblemen oder funktionalen Fehlstellungen von Steckverbindern.<\/p>\n\n\n\n

        Warum verziehen sich Leiterplatten?<\/h2>\n\n\n\n

        Board Warpage entsteht durch ein Ungleichgewicht von Spannungen<\/strong>: Kupfer, Glasfaser und Harz dehnen sich beim Erw\u00e4rmen und Abk\u00fchlen unterschiedlich stark aus bzw. ziehen sich unterschiedlich zusammen. Diese asymmetrischen Bewegungen biegen die Leiterplatte in Richtung der Seite, die schneller schrumpft.<\/p>\n\n\n\n

        1. Asymmetrischer Lagenaufbau (Asymmetrical Stackup)<\/h3>\n\n\n\n

        Wenn Dielektrikum-Dicken, Kupfergewichte oder Harzanteile nicht von oben nach unten gespiegelt sind, bauen sich Spannungen beim Laminieren und Reflow ungleichm\u00e4\u00dfig auf.<\/p>\n\n\n\n

        2. Ungleichm\u00e4\u00dfige Kupferverteilung<\/h3>\n\n\n\n

        Gro\u00dfe Kupferfl\u00e4chen erw\u00e4rmen und k\u00fchlen anders als kupferarme Bereiche.
        Das erzeugt lokale Ausdehnung\/Schrumpfung und biegt die PCB.<\/p>\n\n\n\n

        3. Materialgrenzen \u2013 niedrige Tg, hohe CTE<\/h3>\n\n\n\n

        Materialien mit niedriger Glas\u00fcbergangstemperatur (Tg) werden beim Reflow deutlich weicher.<\/p>\n\n\n\n

          \n
        • Weiches Material = mehr Verformung unter Eigengewicht<\/li>\n\n\n\n
        • Hohe CTE = st\u00e4rkere Ausdehnung und Schrumpfung<\/li>\n<\/ul>\n\n\n\n

          D\u00fcnne Leiterplatten (0,8 mm oder weniger) sind besonders anf\u00e4llig.<\/p>\n\n\n\n

          4. Feuchtigkeitsaufnahme<\/h3>\n\n\n\n

          FR-4 ist hygroskopisch. Eingeschlossene Feuchtigkeit kann beim Reflow verdampfen, was zu Innendruck, Mikrodela\u00admination und Warpage f\u00fchrt.<\/p>\n\n\n\n

          5. Laminations- und prozessbedingte Restspannungen<\/h3>\n\n\n\n

          W\u00e4hrend der PCB-Fertigung k\u00f6nnen Faktoren wie:<\/p>\n\n\n\n

            \n
          • zu hoher Druck<\/li>\n\n\n\n
          • ungleichm\u00e4\u00dfiger Harzfluss<\/li>\n\n\n\n
          • inkonsistente Abk\u00fchlraten<\/li>\n\n\n\n
          • schlecht kontrollierte Presszyklen<\/li>\n<\/ul>\n\n\n\n

            \u2026 innere Spannungen \u201eeinpr\u00e4gen\u201c, die sp\u00e4ter beim Reflow wieder sichtbar werden.<\/p>\n\n\n\n

            6. Reflow-Temperaturprofil und fehlende Unterst\u00fctzung w\u00e4hrend des Aufheizens<\/h3>\n\n\n\n

            Schnelles Aufheizen oder Abk\u00fchlen erzeugt starke Temperaturgradienten.
            Au\u00dferdem wird eine PCB oberhalb der Tg flexibler; ohne ausreichende Unterst\u00fctzung h\u00e4ngt sie unter Eigengewicht oder Bauteilmasse durch.<\/p>\n\n\n\n

            Kurz gesagt:<\/p>\n\n\n\n

            Warpage beginnt h\u00e4ufig in der Fertigung, wird aber oft erst bei der Best\u00fcckung sichtbar.<\/strong><\/p>\n\n\n\n

            Praktische Ma\u00dfnahmen zur Vermeidung von Board Warpage (PCB Warpage)<\/h2>\n\n\n\n

            Im Folgenden die wirksamsten Techniken \u2013 priorisiert von Design bis Best\u00fcckung.<\/p>\n\n\n\n

            1. Symmetrischen, ausgewogenen Stackup entwerfen<\/h3>\n\n\n\n

            Die effektivste Ma\u00dfnahme ist ein balancierter Leiterplattenaufbau<\/strong>:<\/p>\n\n\n\n

              \n
            • Dielektrika um die Mittelachse spiegeln<\/li>\n\n\n\n
            • Kupfergewichte symmetrisch halten<\/li>\n\n\n\n
            • Keine einseitig schweren Kupferlagen oder riesige Ground-Pours nur auf einer Seite<\/li>\n\n\n\n
            • Gleichm\u00e4\u00dfige Materialverteilung rund um Aussparungen\/Fr\u00e4sungen<\/li>\n<\/ul>\n\n\n\n

              Ausgewogener Stackup = ausgewogene thermische Ausdehnung = weniger Warpage<\/strong><\/p>\n\n\n\n

              2. Gleichm\u00e4\u00dfige Kupferverteilung sicherstellen<\/h3>\n\n\n\n

              Kupfer-Imbalance ist eine der h\u00e4ufigsten Ursachen.<\/p>\n\n\n\n

              Empfehlungen:<\/p>\n\n\n\n