{"id":26754,"date":"2025-12-18T08:43:26","date_gmt":"2025-12-18T08:43:26","guid":{"rendered":"https:\/\/www.fastturnpcbs.com\/?p=26754"},"modified":"2025-12-18T08:58:11","modified_gmt":"2025-12-18T08:58:11","slug":"definitiver-hdi-pcb-leitfaden","status":"publish","type":"post","link":"https:\/\/www.fastturnpcbs.com\/de\/blog\/definitiver-hdi-pcb-leitfaden\/","title":{"rendered":"Definitiver HDI-PCB-Leitfaden: Design, DFM-Regeln &amp; Fertigung f\u00fcr hochdichte Leiterplatten"},"content":{"rendered":"\n<h2 id=\"was-ist-eine-hdi-leiterplatte\" class=\"wp-block-heading\">Was ist eine <strong>HDI-Leiterplatte<\/strong>?<\/h2>\n\n\n\n<p>HDI steht f\u00fcr <strong><a href=\"https:\/\/www.fastturnpcbs.com\/de\/services\/pcb-herstellung\/hdi-leiterplatte-2\/\">High-Density Interconnect<\/a><\/strong> (hochdichte Verbindungstechnik).<br>Eine HDI-Leiterplatte nutzt <strong>feine Leiterbahnen, Mikro\u00advias<\/strong> und <strong>mehrere Build-up-Schichten<\/strong>, um eine h\u00f6here Verdrahtungsdichte als herk\u00f6mmliche Multilayer-Boards zu erreichen.<\/p>\n\n\n\n<p>Nach <strong>IPC-2226<\/strong> gilt typischerweise:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Leiterbahn-\/Abstandsbreite <strong>&lt; 100 \u00b5m<\/strong> (\u2248 <strong>4 mil<\/strong>)<\/li>\n\n\n\n<li><strong>Mikrovias &lt; 150 \u00b5m<\/strong> (\u2248 <strong>6 mil<\/strong>)<\/li>\n\n\n\n<li><strong>> 20 Pads pro cm\u00b2<\/strong> Leiterplattenfl\u00e4che<\/li>\n<\/ul>\n\n\n\n<p>Kurz gesagt: HDI erm\u00f6glicht <strong>mehr Bauteile auf kleinerer Fl\u00e4che<\/strong>, <strong>k\u00fcrzere Verbindungswege<\/strong> und <strong>bessere elektrische Performance<\/strong> \u2013 ideal f\u00fcr <strong>Smartphones, Wearables, Kfz-Radar<\/strong> und <strong>Medizintechnik<\/strong>.<\/p>\n\n\n\n<h2 id=\"hdi-strukturtypen\" class=\"wp-block-heading\">HDI-Strukturtypen<\/h2>\n\n\n\n<p>HDI-Aufbauten werden durch die Anzahl der <strong>Mikrovia-Schichten<\/strong> \u00fcber dem Kern definiert.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1119\" height=\"457\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/12\/1766046783-hdi-stackups-1n1-2n2-any-layer-illustration.webp\" alt=\"HDI PCB stackups: 1+N+1, 2+N+2, and Any-Layer with microvias\" class=\"wp-image-26729\"\/><\/figure>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Typ I (1+N+1):<\/strong> Eine Mikrovia-Schicht pro Seite des Kerns. <em>Einsatz:<\/em> Smartphones, IoT-Boards.<\/li>\n\n\n\n<li><strong>Typ II (2+N+2):<\/strong> Zwei gestapelte Mikrovia-Schichten pro Seite. <em>Einsatz:<\/em> dichte <strong>BGA-Fan-outs<\/strong>.<\/li>\n\n\n\n<li><strong>Typ III \/ ELIC (Any-Layer):<\/strong> Mikro\u00advias zwischen <strong>allen<\/strong> Lagen. <em>Einsatz:<\/em> ICs mit sehr hoher Pin-Zahl.<\/li>\n<\/ul>\n\n\n\n<p><strong>Gestapelte<\/strong> Mikro\u00advias liegen Lage-f\u00fcr-Lage \u00fcbereinander; <strong>versetzte (staggered)<\/strong> verschieben ihre Position zwischen den Lagen. Versetzte Vias sind <strong>einfacher und g\u00fcnstiger<\/strong> zu fertigen; gestapelte sparen mehr Platz, ben\u00f6tigen aber <strong>robustere Verkupferung<\/strong> und <strong>strengere Pr\u00fcfung<\/strong>.<\/p>\n\n\n\n<h2 id=\"typische-hdi-stack-ups-impedanzkontrolle\" class=\"wp-block-heading\">Typische HDI-Stack-ups &amp; Impedanzkontrolle<\/h2>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>1+N+1:<\/strong> je eine Mikrovia-Schicht oben und unten, verbunden mit einem Standard-Kern.<\/li>\n\n\n\n<li><strong>2+N+2:<\/strong> zus\u00e4tzliche Build-up-Schicht auf jeder Seite.<\/li>\n\n\n\n<li><strong>Any-Layer (ELIC):<\/strong> alle Lagen sind mit gestapelten Mikro\u00advias frei verschaltbar.<\/li>\n<\/ul>\n\n\n\n<p>Da HDI <strong>d\u00fcnne Dielektrika<\/strong> nutzt, ist <strong>Impedanzkontrolle<\/strong> kritisch: Signal\u00adlagen werden oft <strong>engen Referenzebenen<\/strong> (Masse-\/Versorgungsfl\u00e4chen) zugeordnet, um definierte Impedanzen f\u00fcr Hochgeschwindigkeits\u00adsignale (z. B. <strong>PCIe<\/strong>, <strong>SerDes<\/strong>) sicherzustellen.<\/p>\n\n\n\n<h2 id=\"mikrovia-via-in-pad-design\" class=\"wp-block-heading\">Mikrovia- &amp; Via-in-Pad-Design<\/h2>\n\n\n\n<p><strong>Mikro\u00advias<\/strong> sind sehr kleine Blindl\u00f6cher (typisch <strong>&lt; 0,1 mm<\/strong>), meist <strong>laser\u00adgebohrt<\/strong>, die <strong>nur benachbarte Lagen<\/strong> verbinden (z. B. L1\u2192L2).<\/p>\n\n\n\n<p>Wichtige Via-Arten in HDI:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Blind Vias:<\/strong> von Au\u00dfen- zu Innenlage<\/li>\n\n\n\n<li><strong>Buried Vias:<\/strong> nur zwischen Innenlagen<\/li>\n\n\n\n<li><strong>Via-in-Pad (VIP\/VIPPO):<\/strong> Via direkt im Pad eines Bauteils zur Platzersparnis<\/li>\n<\/ul>\n\n\n\n<p>VIP ist bei <strong>fein\u00adpitchigen BGAs (\u2264 0,4 mm)<\/strong> verbreitet. Die Vias werden <strong>mit Kupfer oder Epoxid gef\u00fcllt<\/strong> und <strong>plan \u00fcbergalvanisiert<\/strong>, sodass eine <strong>glatte L\u00f6tfl\u00e4che<\/strong> entsteht.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"1428\" height=\"700\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/12\/1766046930-bga-fanout-1n1-vs-2n2-hdi-guide.webp\" alt=\"BGA fanout comparison for 0.5 mm and 0.4 mm pitch on 1+N+1 and 2+N+2 HDI\" class=\"wp-image-26737\"\/><\/figure>\n\n\n\n<p>Worauf Designer achten sollten:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Ungef\u00fcllte<\/strong> Vias k\u00f6nnen beim Reflow <strong>Lotabzug<\/strong> verursachen.<\/li>\n\n\n\n<li><strong>Zu viele gestapelte<\/strong> Mikro\u00advias erh\u00f6hen das Risiko <strong>Rissbildung<\/strong> der Kupferschichten bei thermischer Belastung.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"ueberblick-hdi-fertigungsprozess\" class=\"wp-block-heading\">\u00dcberblick: HDI-Fertigungsprozess<\/h2>\n\n\n\n<p>HDI-Boards entstehen <strong>stufenweise<\/strong> im <strong>Sequential Build-Up (SBU)<\/strong>:<\/p>\n\n\n\n<ol class=\"wp-block-list\">\n<li><strong>Kern vorbereiten:<\/strong> Bohren &amp; Metallisieren der Durchkontaktierungen des Kerns<\/li>\n\n\n\n<li><strong>Build-up-Lagen:<\/strong> D\u00fcnne Dielektrika (z. B. <strong>RCC<\/strong>, laserbohrbare Prepregs) aufbringen<\/li>\n\n\n\n<li><strong>Laserbohren:<\/strong> Bildung der Mikro\u00advias (&lt; 0,1 mm)<\/li>\n\n\n\n<li><strong>Entschmieren &amp; Metallisieren:<\/strong> Via-W\u00e4nde reinigen und verkupfern<\/li>\n\n\n\n<li><strong>Bildgebung:<\/strong> <strong>LDI<\/strong> (Laser Direct Imaging) f\u00fcr ultrafeine Leiterbilder<\/li>\n\n\n\n<li><strong>Kupferabscheidung &amp; \u00c4tzen:<\/strong> Leiterbilder erzeugen<\/li>\n\n\n\n<li><strong>Wiederholen<\/strong> f\u00fcr weitere Build-up-Zyklen<\/li>\n\n\n\n<li><strong>L\u00f6tstopp, Endoberfl\u00e4che und Test<\/strong><\/li>\n<\/ol>\n\n\n\n<p>Jeder zus\u00e4tzliche Build-up-Schritt erh\u00f6ht <strong>Kosten und Komplexit\u00e4t<\/strong>; kosteneffiziente HDI-Boards nutzen h\u00e4ufig <strong>eine bis zwei<\/strong> Build-ups pro Seite.<br>Neue Verfahren wie <strong>mSAP<\/strong> (Modified Semi-Additive Process) erm\u00f6glichen <strong>Leiterbahnen &lt; 30 \u00b5m<\/strong> f\u00fcr <strong>Ultra-HDI<\/strong> (z. B. 5G-Module, kompakte RF-Systeme).<\/p>\n\n\n\n<h2 id=\"zentrale-dfm-regeln-fuer-hdi-designer\" class=\"wp-block-heading\">Zentrale <strong>DFM-Regeln<\/strong> f\u00fcr HDI-Designer<\/h2>\n\n\n\n<p><em>(Richtwerte \u2013 je nach Hersteller unterschiedlich)<\/em><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Mikrovia-Durchmesser:<\/strong> <strong>0,075\u20130,10 mm<\/strong><\/li>\n\n\n\n<li><strong>Aspektverh\u00e4ltnis Mikrovia:<\/strong> <strong>\u2264 0,8:1<\/strong><\/li>\n\n\n\n<li><strong>Fang-\/Ringbreite (Annular Ring):<\/strong> <strong>\u2265 0,10 mm<\/strong><\/li>\n\n\n\n<li><strong>Leiterbahn\/Abstand:<\/strong> <strong>75\u2013100 \u00b5m<\/strong><\/li>\n\n\n\n<li><strong>Versatz bei gestapelten Vias:<\/strong> <strong>\u2265 50 \u00b5m<\/strong> zwischen den Vias<\/li>\n\n\n\n<li><strong>Endkupferdicke:<\/strong> <strong>18\u201335 \u00b5m<\/strong> typisch<\/li>\n<\/ul>\n\n\n\n<p>Vermeiden Sie <strong>&gt; 3 gestapelte<\/strong> Mikro\u00advias in Serie \u2013 die Zuverl\u00e4ssigkeit der Galvanik sinkt stark. Nutzen Sie wenn m\u00f6glich <strong>versetzte<\/strong> oder <strong>Skip-Vias (L1\u2192L3)<\/strong> zur Risikominimierung und Kostensenkung.<\/p>\n\n\n\n<h2 id=\"signal-power-integritaet-si-pi\" class=\"wp-block-heading\">Signal- &amp; Power-Integrit\u00e4t (SI\/PI)<\/h2>\n\n\n\n<p>Kurze Verbindungswege bei HDI reduzieren <strong>parasit\u00e4re Effekte<\/strong> und verbessern die Signalintegrit\u00e4t.<\/p>\n\n\n\n<p><strong>Vorteile:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Weniger <strong>Stubs<\/strong> \u2192 geringere Reflexion<\/li>\n\n\n\n<li>K\u00fcrzere R\u00fcckstrompfade \u2192 kleinere Schleifenfl\u00e4che<\/li>\n\n\n\n<li>Dichtere Power-\/Ground-Paare \u2192 weniger Rauschen<\/li>\n<\/ul>\n\n\n\n<p><strong>Design-Tipps:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Referenzebenen geschlossen<\/strong> halten.<\/li>\n\n\n\n<li><strong>Stitching-Vias<\/strong> an Ebenen\u00adtrennungen\/-r\u00e4ndern setzen.<\/li>\n\n\n\n<li>Bei <strong>Differenzialpaaren<\/strong> gleichm\u00e4\u00dfigen Abstand auch \u00fcber Vias beibehalten.<\/li>\n\n\n\n<li><strong>Impedanz fr\u00fch simulieren<\/strong> \u2013 Toleranzen der d\u00fcnnen Dielektrika sind kleiner.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"zuverlaessigkeit-pruefung\" class=\"wp-block-heading\">Zuverl\u00e4ssigkeit &amp; Pr\u00fcfung<\/h2>\n\n\n\n<p>Aufgrund d\u00fcnner Dielektrika und feiner Vias ist <strong>Qualifizierung<\/strong> essenziell.<\/p>\n\n\n\n<p><strong>Typische Probleme:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Halsrisse<\/strong> in gestapelten Mikro\u00advias durch thermische Zyklen<\/li>\n\n\n\n<li><strong>Kupfererm\u00fcdung<\/strong> nach mehreren Reflow-Vorg\u00e4ngen<\/li>\n\n\n\n<li><strong>CAF-Bildung<\/strong> (Conductive Anodic Filament) bei ungeeigneter Harz\/Glas-Kombination<\/li>\n<\/ul>\n\n\n\n<p><strong>Verifikationsmethoden:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>IST<\/strong> (Interconnect Stress Test)<\/li>\n\n\n\n<li><strong>Thermoschock\/-zyklus<\/strong><\/li>\n\n\n\n<li><strong>R\u00f6ntgen<\/strong> und <strong>Schliffbildanalyse<\/strong><\/li>\n<\/ul>\n\n\n\n<p>Hochzuverl\u00e4ssige Bereiche (Automotive, Luft-\/Raumfahrt, <strong>Verteidigung<\/strong>) fordern zus\u00e4tzliche Nachweise zu <strong>Viaf\u00fcllung<\/strong> und <strong>Galvanikqualit\u00e4t<\/strong>.<\/p>\n\n\n\n<h2 id=\"materialauswahl-fuer-hdi\" class=\"wp-block-heading\">Materialauswahl f\u00fcr HDI<\/h2>\n\n\n\n<p>Die Wahl des Materials beeinflusst <strong>Fertigbarkeit<\/strong> und <strong>Signalleistung<\/strong>:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>RCC (Resin-Coated Copper):<\/strong> erm\u00f6glicht d\u00fcnne, laserbohrbare Dielektrika<\/li>\n\n\n\n<li><strong>Laserbohrbare Prepregs:<\/strong> bessere Haftung zwischen Build-up-Schichten<\/li>\n\n\n\n<li><strong>Spread-Glass-Lamine:<\/strong> h\u00f6here Ma\u00dfstabilit\u00e4t<\/li>\n\n\n\n<li><strong>Niederverlust-Materialien (Df &lt; 0,005):<\/strong> n\u00f6tig f\u00fcr <strong>SerDes > 10 GHz<\/strong><\/li>\n\n\n\n<li>Achten Sie auf <strong>ausgewogene CTE<\/strong> und <strong>hohe Tg (> 170 \u00b0C)<\/strong> f\u00fcr mehrfaches Laminieren und Reflow.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"hdi-smt-bestueckung-wichtige-punkte\" class=\"wp-block-heading\">HDI &amp; <strong>SMT-Best\u00fcckung<\/strong> \u2013 wichtige Punkte<\/h2>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"1503\" height=\"688\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/12\/1766047102-vippo-solder-quality-filled-vs-unfilled-comparison.webp\" alt=\"Via-in-pad soldering: unfilled vs filled and plated over\" class=\"wp-image-26745\"\/><\/figure>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Via-in-Pad<\/strong> muss <strong>gef\u00fcllt, plan \u00fcbergalvanisiert<\/strong> sein \u2192 keine Hohlr\u00e4ume, kein Lotabzug.<\/li>\n\n\n\n<li><strong>Solder-Mask-Plugging<\/strong> unter BGAs verhindert Lufteinschl\u00fcsse.<\/li>\n\n\n\n<li><strong>Schablonendesign:<\/strong> Step-Stencils bzw. kleinere \u00d6ffnungen f\u00fcr <strong>0201\/01005<\/strong>.<\/li>\n\n\n\n<li><strong>Reflow-Profil:<\/strong> Aufheizrate kontrollieren, um <strong>Verzug<\/strong> d\u00fcnner HDI-Kerne zu vermeiden.<\/li>\n\n\n\n<li><strong>Thermisches Management<\/strong> ist wegen dichterer Bauteile\/Kupferverteilung wichtiger.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"haeufige-designfehler-gegenmassnahmen\" class=\"wp-block-heading\">H\u00e4ufige Designfehler &amp; Gegenma\u00dfnahmen<\/h2>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Zu viele gestapelte Mikro\u00advias<\/strong> \u2192 <strong>Galvanikrisse<\/strong> \u2192 <strong>versetzen<\/strong> oder <strong>Build-ups reduzieren<\/strong><\/li>\n\n\n\n<li><strong>Ungef\u00fclltes VIP<\/strong> \u2192 <strong>Lotabzug, schwache L\u00f6tstellen<\/strong> \u2192 <strong>VIPPO<\/strong> (Kupfer\/Epoxid gef\u00fcllt, plan)<\/li>\n\n\n\n<li><strong>Zu kleiner Annular Ring<\/strong> \u2192 <strong>Ausbr\u00fcche beim Bohren<\/strong> \u2192 Fangpad vergr\u00f6\u00dfern<\/li>\n\n\n\n<li><strong>D\u00fcnner Kern ohne Ausgleich<\/strong> \u2192 <strong>Verzug<\/strong> beim Laminieren \u2192 Ausgleichslagen\/\u00addickeres Prepreg<\/li>\n\n\n\n<li><strong>Zu geringe Isolationsabst\u00e4nde<\/strong> um Mikro\u00advias \u2192 <strong>\u00c4tz-Kurzschl\u00fcsse<\/strong> \u2192 Clearance\/Designregeln anpassen<\/li>\n<\/ul>\n\n\n\n<h2 id=\"schluesselbegriffe\" class=\"wp-block-heading\">Schl\u00fcsselbegriffe<\/h2>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>HDI:<\/strong> High-Density Interconnect<\/li>\n\n\n\n<li><strong>Microvia:<\/strong> lasergebohrte Via zwischen zwei benachbarten Lagen<\/li>\n\n\n\n<li><strong>Blind Via \/ Buried Via:<\/strong> Blind-\/vergrabene Via<\/li>\n\n\n\n<li><strong>VIP \/ VIPPO:<\/strong> Via-in-Pad (gef\u00fcllt, plan \u00fcbergalvanisiert)<\/li>\n\n\n\n<li><strong>SBU:<\/strong> Sequential Build-Up<\/li>\n\n\n\n<li><strong>ELIC:<\/strong> Every Layer Interconnect (Any-Layer HDI)<\/li>\n\n\n\n<li><strong>mSAP:<\/strong> Modified Semi-Additive Process (ultrafeine Leiterbilder)<\/li>\n<\/ul>\n\n\n\n<h2 id=\"fazit\" class=\"wp-block-heading\">Fazit<\/h2>\n\n\n\n<p>HDI-Leiterplatten erm\u00f6glichen <strong>kompakte und zuverl\u00e4ssige<\/strong> Designs.<br>Durch <strong>feine Leiterbilder, optimierte Stack-ups<\/strong> und <strong>kontrollierte Via-Strukturen<\/strong> liefern sie <strong>Hochgeschwindigkeits-Performance auf kleinem Raum<\/strong>.<\/p>\n\n\n\n<p><strong>Fastturn PCB<\/strong> fertigt HDI-Boards mit <strong>mechanischem Mikrobohren<\/strong>, <strong>LDI-Belichtung<\/strong> und <strong>Mehrlagen-Lamination<\/strong> f\u00fcr Anwendungen in <strong>Kommunikation, Automotive<\/strong> und <strong>Konsumelektronik<\/strong>.<\/p>\n\n\n\n<p><strong>F\u00e4higkeiten:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Via-Durchmesser:<\/strong> <strong>0,10 mm<\/strong> (mechanisch)<\/li>\n\n\n\n<li><strong>Leiterbahn\/Abstand:<\/strong> <strong>0,075 mm<\/strong><\/li>\n\n\n\n<li><strong>Bis zu 20 Lagen<\/strong><\/li>\n\n\n\n<li><strong>Via-F\u00fcllung und Oberfl\u00e4chen\u00adbeschichtung<\/strong> verf\u00fcgbar<\/li>\n<\/ul>\n\n\n\n<p>Mit einem zuverl\u00e4ssigen Fertigungspartner und sauberem Designprozess liefern HDI-PCBs <strong>erstklassige elektrische Leistung<\/strong> bei <strong>kompakten Bauformen<\/strong> \u2013 bereit f\u00fcr die n\u00e4chste Ger\u00e4tegeneration.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><a href=\"https:\/\/www.fastturnpcbs.com\/contact-us\/\"><img loading=\"lazy\" decoding=\"async\" width=\"1880\" height=\"506\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/10\/1761616565-1761616565-FastTurn-PCB-banner.webp\" alt=\"FastTurn PCB banner\" class=\"wp-image-19406\"\/><\/a><\/figure>\n","protected":false},"excerpt":{"rendered":"<p>Beherrschen Sie das Design von HDI-Leiterplatten: Lagenaufbau, DFM-Regeln, Best Practices f\u00fcr Microvias und Via-in-Pad-Technologie, Zuverl\u00e4ssigkeitspr\u00fcfungen und Tipps zur Kostenreduzierung f\u00fcr die Serienfertigung.<\/p>\n","protected":false},"author":5,"featured_media":26733,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[152,53,174,151],"tags":[],"class_list":["post-26754","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-assembly-de","category-blog","category-design-de","category-manufacturing-de"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts\/26754","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/users\/5"}],"replies":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/comments?post=26754"}],"version-history":[{"count":0,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts\/26754\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/media\/26733"}],"wp:attachment":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/media?parent=26754"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/categories?post=26754"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/tags?post=26754"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}