{"id":23679,"date":"2025-11-24T08:46:41","date_gmt":"2025-11-24T08:46:41","guid":{"rendered":"https:\/\/www.fastturnpcbs.com\/?p=23679"},"modified":"2025-11-25T08:59:42","modified_gmt":"2025-11-25T08:59:42","slug":"pcb-via-leitfaden","status":"publish","type":"post","link":"https:\/\/www.fastturnpcbs.com\/de\/blog\/pcb-via-leitfaden\/","title":{"rendered":"PCB-Via-Leitfaden (2025): Typen, Dimensionierung, Aspect Ratio &amp; Tenting \u2014 Der komplette, leicht verst\u00e4ndliche Guide"},"content":{"rendered":"\n<p>Wenn du auf eine Leiterplatte (PCB) schaust, siehst du Kupferleiterbahnen, Pads \u2013 und oft ein paar gl\u00e4nzende L\u00f6cher.<br>Diese kleinen L\u00f6cher sind nicht leer: Es sind <strong>Vias<\/strong> (Durchkontaktierungen) \u2013 eines der wichtigsten Elemente in mehrlagigen Leiterplatten.<br>Vias verbinden Kupferebenen miteinander und erm\u00f6glichen, dass Signale, Leistung und W\u00e4rme durch das Board flie\u00dfen.<br>Dieser Leitfaden erkl\u00e4rt, was PCB-Vias sind, welche Haupttypen es gibt, wie man sie dimensioniert, wann Tenting oder F\u00fcllen sinnvoll ist und wie man die Zuverl\u00e4ssigkeit erh\u00f6ht.<\/p>\n\n\n\n<h2 id=\"was-ist-ein-pcb-via\" class=\"wp-block-heading\">Was ist ein PCB-Via?<\/h2>\n\n\n\n<p>Ein <strong>Via<\/strong> ist eine <strong>durchkontaktierte, galvanisch verkupferte Bohrung<\/strong>, die Kupferlagen in einer Leiterplatte elektrisch verbindet.<\/p>\n\n\n\n<p><strong>Aufbau eines Vias:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Barrel (Kupfermantel):<\/strong> die galvanisierte Kupferr\u00f6hre im Bohrloch<\/li>\n\n\n\n<li><strong>Pads:<\/strong> Kupferringe auf den Lagen, mit denen das Via verbunden ist<\/li>\n\n\n\n<li><strong>Antipad (Freistellung):<\/strong> kupferfreie Zone auf Lagen, zu denen keine Verbindung entstehen darf<\/li>\n<\/ul>\n\n\n\n<p>Ein Via transportiert Signale <strong>senkrecht<\/strong> durch den Lagenaufbau \u2013 wie ein kleines Metallrohr.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1536\" height=\"1024\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/11\/1763973329-pcb-via-anatomy-cross-section.webp\" alt=\"PCB via structure with copper barrel, pads, dielectric and antipad\" class=\"wp-image-23224\"\/><\/figure>\n\n\n\n<p><strong>Via vs. PTH:<\/strong> Beide sind gebohrt und galvanisiert, haben aber unterschiedliche Aufgaben.<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>PTH (Plated Through Hole):<\/strong> f\u00fcr Bauteilanschl\u00fcsse\/Steckverbinder, wird verl\u00f6tet.<\/li>\n\n\n\n<li><strong>Via:<\/strong> nur f\u00fcr <strong>Lagen-zu-Lagen-Verbindungen<\/strong>, hier werden keine Bauteile eingesetzt.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"haupttypen-von-pcb-vias\" class=\"wp-block-heading\">Haupttypen von PCB-Vias<\/h2>\n\n\n\n<p>Vias unterscheiden sich je nach Start-\/Endlage und Herstellverfahren.<\/p>\n\n\n\n<h3 id=\"1-durchkontaktierte-via-through-hole\" class=\"wp-block-heading\">1) Durchkontaktierte Via (Through-Hole)<\/h3>\n\n\n\n<p>Der Standardfall.<br>Verl\u00e4uft durch das gesamte Board (Top \u2192 Bottom) und <strong>kann<\/strong> alle Lagen verbinden.<br><strong>Vorteile:<\/strong> einfach, g\u00fcnstig, mechanisch robust.<br><strong>Nachteile:<\/strong> belegt Routing-Fl\u00e4che; parasit\u00e4re Effekte bei hohen Frequenzen.<\/p>\n\n\n\n<h3 id=\"2-blind-via\" class=\"wp-block-heading\">2) Blind-Via<\/h3>\n\n\n\n<p>Verbindet eine Au\u00dfenlage mit einer oder mehreren <strong>Innenlagen<\/strong>, ohne durchzugehen.<br>Wird in <strong>HDI<\/strong>- und <strong>BGA<\/strong>-Designs eingesetzt, wenn Platz knapp ist.<br>Reduziert Engstellen und Leitungsl\u00e4ngen, ben\u00f6tigt aber zus\u00e4tzliche Laminierzyklen \u2192 <strong>h\u00f6here Kosten<\/strong>.<\/p>\n\n\n\n<h3 id=\"3-buried-via-vergrabene-via\" class=\"wp-block-heading\">3) Buried-Via (vergrabene Via)<\/h3>\n\n\n\n<p>Verbindet <strong>nur<\/strong> Innenlagen; auf der Oberfl\u00e4che unsichtbar.<br>Spart Fl\u00e4che, erh\u00f6ht jedoch die Prozess-Komplexit\u00e4t (Innenlagen m\u00fcssen vorab laminiert werden).<\/p>\n\n\n\n<h3 id=\"4-microvia\" class=\"wp-block-heading\">4) Microvia<\/h3>\n\n\n\n<p>Laserbohrung, meist <strong>&lt; 150 \u00b5m (~6 mil)<\/strong>.<br>Unverzichtbar f\u00fcr HDI sowie <strong>gestapelte<\/strong> oder <strong>versetzte<\/strong> Verbindungen.<br>Kurz, <strong>geringe Aspect Ratio (~0,75:1)<\/strong> \u2192 bessere Zuverl\u00e4ssigkeit.<\/p>\n\n\n\n<h3 id=\"5-via-in-pad-vip-vippo\" class=\"wp-block-heading\">5) Via-in-Pad (VIP \/ VIPPO)<\/h3>\n\n\n\n<p>Das Via liegt <strong>im Pad<\/strong>, z. B. unter BGA-L\u00f6tfl\u00e4chen.<br>Es wird <strong>gef\u00fcllt und mit Kupfer gekappt<\/strong>, damit die Pad-Oberfl\u00e4che plan bleibt.<br>Spart Platz, verbessert Thermik \u2013 erfordert pr\u00e4zises F\u00fcllen\/Plattieren.<\/p>\n\n\n\n<h3 id=\"6-thermische-stitching-vias\" class=\"wp-block-heading\">6) Thermische &amp; Stitching-Vias<\/h3>\n\n\n\n<p><strong>Thermal-Vias<\/strong> leiten W\u00e4rme von Hotspots zu Kupferfl\u00e4chen\/K\u00fchlk\u00f6rpern.<br><strong>Stitching-Vias<\/strong> verbinden GND\/Power-Ebenen dichtmaschig zur EMV-Abschirmung, oft als Via-Kette um RF-Bereiche oder am Rand.<\/p>\n\n\n\n<h3 id=\"7-backdrilled-vias-rueckbohren\" class=\"wp-block-heading\">7) Backdrilled Vias (R\u00fcckbohren)<\/h3>\n\n\n\n<p>Das ungenutzte <strong>Stub<\/strong> eines Through-Vias wird entfernt, um die <strong>Signalintegrit\u00e4t<\/strong> bei High-Speed zu verbessern (weniger Reflexionen, bessere Eye-Diagramme).<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"1536\" height=\"805\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/11\/1763973381-pcb-via-types-map.webp\" alt=\"PCB cross-section showing through, blind, buried, microvia, and backdrill types\" class=\"wp-image-23231\"\/><\/figure>\n\n\n\n<h2 id=\"groesse-restring-aspect-ratio\" class=\"wp-block-heading\">Gr\u00f6\u00dfe, Restring &amp; Aspect Ratio<\/h2>\n\n\n\n<h3 id=\"1-aspect-ratio-ar\" class=\"wp-block-heading\">1) Aspect Ratio (AR)<\/h3>\n\n\n\n<p><strong>AR = Leiterplattendicke \/ Bohrdurchmesser<\/strong>.<br>Beispiel: 1,6 mm Dicke und 0,20 mm Bohrung \u2192 <strong>AR = 8:1<\/strong>.<br>Hohe ARs sind schwerer galvanisch zu beschichten und anf\u00e4lliger f\u00fcr Ausf\u00e4lle unter Thermozyklen.<\/p>\n\n\n\n<p><strong>Typische Grenzen:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Standard-Through-Vias:<\/strong> bis ~<strong>10:1<\/strong><\/li>\n\n\n\n<li><strong>Microvias:<\/strong> ca. <strong>0,75:1<\/strong><\/li>\n\n\n\n<li><strong>Zuverl\u00e4ssiger Bereich (FR-4):<\/strong> <strong>6\u20138:1<\/strong><\/li>\n<\/ul>\n\n\n\n<h3 id=\"2-restring-annular-ring\" class=\"wp-block-heading\">2) Restring (Annular Ring)<\/h3>\n\n\n\n<p>Kupferbereich um das Bohrloch auf dem Pad.<br>Sichert die elektrische Verbindung trotz kleiner Bohrvers\u00e4tze.<br>Zu hoher Versatz \u2192 <strong>Breakout<\/strong> (Pad-Aufbruch) \u2192 Unterbrechung m\u00f6glich.<br>Richtwert f\u00fcr Standard-Vias: <strong>\u2265 4\u20136 mil<\/strong> Restring-Breite.<\/p>\n\n\n\n<h3 id=\"3-praxiswerte-fuer-16-mm-boards\" class=\"wp-block-heading\">3) Praxiswerte f\u00fcr 1,6-mm-Boards<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Fertigloch:<\/strong> <strong>0,20\u20130,30 mm (8\u201312 mil)<\/strong><\/li>\n\n\n\n<li><strong>Pad-\u00d8:<\/strong> Loch + <strong>10\u201314 mil<\/strong><\/li>\n\n\n\n<li><strong>Mindestabstand Via-zu-Via:<\/strong> <strong>0,25 mm (10 mil)<\/strong><br>\u2192 <strong>Immer<\/strong> mit dem Leiterplattenhersteller abstimmen; F\u00e4higkeiten variieren je nach Stack-up und Kupferdicke.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"tenting-bei-pcb-vias-abdecken-oder-offen-lassen\" class=\"wp-block-heading\">Tenting bei PCB-Vias: Abdecken oder offen lassen?<\/h2>\n\n\n\n<h3 id=\"1-gaengige-varianten\" class=\"wp-block-heading\">1) G\u00e4ngige Varianten<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Tented:<\/strong> Via vollst\u00e4ndig durch L\u00f6tstoppmaske abgedeckt.<\/li>\n\n\n\n<li><strong>Untented:<\/strong> Via\u00f6ffnung bleibt frei.<\/li>\n\n\n\n<li><strong>Plugged\/Filled:<\/strong> Via mit Harz\/Paste gef\u00fcllt.<\/li>\n\n\n\n<li><strong>Capped:<\/strong> gef\u00fcllt <strong>und<\/strong> mit Kupfer \u00fcberplattiert (VIP\/VIPPO).<\/li>\n<\/ul>\n\n\n\n<h3 id=\"2-wann-tenting-sinnvoll-ist\" class=\"wp-block-heading\">2) Wann Tenting sinnvoll ist<\/h3>\n\n\n\n<p>Tenting verhindert, dass Lotpaste\/Schmutz ins Loch gelangt, und sch\u00fctzt den Kupfermantel vor Oxidation.<br>Funktioniert zuverl\u00e4ssig vor allem bei <strong>kleinen Vias (\u2264 12 mil Fertigloch)<\/strong>.<br>Gr\u00f6\u00dfere L\u00f6cher k\u00f6nnen die Maske aufrei\u00dfen und Flussmittel einschlie\u00dfen.<\/p>\n\n\n\n<p><strong>Empfehlung:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Tented bei feiner SMT\/BGA-Umgebung.<\/li>\n\n\n\n<li>Bei gr\u00f6\u00dferen Vias oder hei\u00dfer Umgebung: <strong>Plugged\/Filled<\/strong> ist sicherer.<\/li>\n<\/ul>\n\n\n\n<h3 id=\"3-beispiele\" class=\"wp-block-heading\">3) Beispiele<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Gut f\u00fcr Tenting:<\/strong> kleine Signal-Vias unter BGAs.<\/li>\n\n\n\n<li><strong>Lieber nicht:<\/strong> Leistungs-Vias <strong>> 0,30 mm<\/strong> oder Testpunkte f\u00fcr Pr\u00fcfspitzen.<\/li>\n<\/ul>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"1536\" height=\"850\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/11\/1763973602-pcb-via-tenting-vs-filled-decision.webp\" alt=\"Comparison of tented via and plugged\/filled VIPPO via in cross-section\" class=\"wp-image-23237\"\/><\/figure>\n\n\n\n<h2 id=\"blind-vias-in-hdi-designs-essentials\" class=\"wp-block-heading\">Blind-Vias in HDI-Designs: Essentials<\/h2>\n\n\n\n<p>Blind-Vias sind ein Schl\u00fcsselbaustein von <strong>HDI-Leiterplatten<\/strong> \u2013 sie erm\u00f6glichen BGA-Escape ohne zus\u00e4tzliche Lagen.<\/p>\n\n\n\n<p><strong>Tipps:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Start\/Endlage klar definieren (z. B. L1\u2013L2, L3\u2013L4).<\/li>\n\n\n\n<li><strong>Nicht<\/strong> zu viele Blind\/Buried-Vias stapeln \u2013 jeder Stack erh\u00f6ht Laminieraufwand &amp; Versatzrisiko.<\/li>\n\n\n\n<li>Blind-Vias kurz halten, <strong>AR \u2264 1:1<\/strong> anstreben.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"signale-thermik-behandle-vias-wie-bauteile\" class=\"wp-block-heading\">Signale &amp; Thermik: Behandle Vias wie Bauteile<\/h2>\n\n\n\n<h3 id=\"1-signalintegritaet\" class=\"wp-block-heading\">1) Signalintegrit\u00e4t<\/h3>\n\n\n\n<p>Jedes Via bringt <strong>parasit\u00e4re L\/C<\/strong> mit. Bei High-Speed kann das zu Verzerrungen\/Reflexionen f\u00fchren.<br>\u2192 Weniger Vias auf kritischen Netzen, Stubs verk\u00fcrzen, <strong>Backdrill<\/strong> erw\u00e4gen.<br>Bei Differenzpaaren: beide Vias <strong>symmetrisch<\/strong> in L\u00e4nge\/Position.<\/p>\n\n\n\n<h3 id=\"2-thermisches-design\" class=\"wp-block-heading\">2) Thermisches Design<\/h3>\n\n\n\n<p>Leistungs-ICs, Regler und LEDs erzeugen W\u00e4rme.<br>Eine <strong>Via-Matrix<\/strong> unter dem Power-Pad koppelt W\u00e4rme in gro\u00dfe Kupferfl\u00e4chen\/K\u00fchlk\u00f6rper.<br>Beispiel: <strong>\u00d8 0,30 mm<\/strong>, <strong>Pitch 1,0 mm<\/strong> unter dem Pad verteilt die W\u00e4rme gleichm\u00e4\u00dfig.<\/p>\n\n\n\n<h3 id=\"3-masse-abschirmung\" class=\"wp-block-heading\">3) Masse &amp; Abschirmung<\/h3>\n\n\n\n<p>Stitching-Vias schaffen einen niederimpedanten Weg zwischen GND-Ebenen.<br>Ein Via-Ring am Rand mit <strong>1\u20132 mm<\/strong> Abstand verbessert die EMV-Abschirmung und reduziert Abstrahlung.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1536\" height=\"994\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/11\/1763973658-pcb-via-layout-vippo-thermal-stitching.webp\" alt=\"PCB layout showing via-in-pad and thermal\/stitching via grid\" class=\"wp-image-23243\"\/><\/figure>\n\n\n\n<h2 id=\"fertigung-test\" class=\"wp-block-heading\">Fertigung &amp; Test<\/h2>\n\n\n\n<h3 id=\"1-registrierung-registration\" class=\"wp-block-heading\">1) Registrierung (Registration)<\/h3>\n\n\n\n<p>Beschreibt, wie exakt Bohrungen lagen\u00fcbergreifend zu den Pads ausgerichtet sind.<br>Moderne Anlagen erreichen \u00b1<strong>2\u20133 mil<\/strong>, dicke Boards oder gestapelte Microvias sind sensibler.<br>Schlechte Registrierung \u2192 d\u00fcnner Restring bis hin zur Unterbrechung.<\/p>\n\n\n\n<h3 id=\"2-pruef-und-inspektionsmethoden\" class=\"wp-block-heading\">2) Pr\u00fcf- und Inspektionsmethoden<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>AOI<\/strong> (Automated Optical Inspection): Pad-Ausrichtung &amp; L\u00f6tstoppabdeckung.<\/li>\n\n\n\n<li><strong>Flying-Probe-Test:<\/strong> Durchg\u00e4ngigkeit zwischen Lagen.<\/li>\n\n\n\n<li><strong>R\u00f6ntgen (X-Ray):<\/strong> f\u00fcr Buried-\/VIP-Verbindungen unter BGAs.<\/li>\n\n\n\n<li><strong>Schliffbild (Microsection):<\/strong> Plattierungsdicke, Hohlstellen.<\/li>\n\n\n\n<li><strong>Thermozyklen\/Belastungstests<\/strong> f\u00fcr Langzeitzuverl\u00e4ssigkeit (Automotive\/Aerospace).<\/li>\n<\/ul>\n\n\n\n<h2 id=\"schnelle-via-auswahlhilfe\" class=\"wp-block-heading\">Schnelle Via-Auswahlhilfe<\/h2>\n\n\n\n<p><strong>Schritt 1 \u2013 Funktion definieren<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Lagenwechsel: Through- oder Blind-Via<\/li>\n\n\n\n<li>Platzknappes BGA: Microvia oder VIPPO<\/li>\n\n\n\n<li>W\u00e4rmeabfuhr: Thermal-Via-Array<\/li>\n\n\n\n<li>Abschirmung: Stitching-Vias<\/li>\n<\/ul>\n\n\n\n<p><strong>Schritt 2 \u2013 Prozessgrenzen pr\u00fcfen<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Boarddicke &amp; <strong>AR-Limit<\/strong> des Herstellers kl\u00e4ren.<\/li>\n\n\n\n<li>Mechanische Bohrung vs. Laserbohrung passend w\u00e4hlen.<\/li>\n<\/ul>\n\n\n\n<p><strong>Schritt 3 \u2013 Einsatzumgebung beachten<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Saubere Indoor-Elektronik: offene\/untented Vias oft OK.<\/li>\n\n\n\n<li>Staubig\/feucht: <strong>tented<\/strong> oder <strong>gef\u00fcllte<\/strong> Vias als Schutz.<\/li>\n<\/ul>\n\n\n\n<h2 id=\"faq\" class=\"wp-block-heading\">FAQ<\/h2>\n\n\n\n<p><strong>Was ist ein Via auf einer Leiterplatte?<\/strong><br>Eine galvanisch verkupferte Bohrung, die Kupferlagen elektrisch verbindet.<\/p>\n\n\n\n<p><strong>Wof\u00fcr steht \u201eVia\u201c?<\/strong><br>Aus dem Lateinischen \u201eWeg\/Pfad\u201c \u2013 der Pfad f\u00fcr Signale zwischen den Lagen.<\/p>\n\n\n\n<p><strong>Unterschied Via vs. PTH?<\/strong><br>Via: Lagen-zu-Lagen-Verbindung. PTH: Bauteilanschl\u00fcsse werden hindurchgef\u00fchrt und verl\u00f6tet.<\/p>\n\n\n\n<p><strong>Wie werden Vias getestet?<\/strong><br>Flying-Probe-Test oder R\u00f6ntgen; teils Schliffbildanalyse zur Pr\u00fcfung der Plattierung.<\/p>\n\n\n\n<p><strong>Was ist der Restring (Annular Ring)?<\/strong><br>Der Kupferring ums Bohrloch auf dem Pad. Ist er zu klein, droht Breakout\/Unterbrechung.<\/p>\n\n\n\n<p><strong>Aussprache von \u201eVia\u201c?<\/strong><br>Beides gebr\u00e4uchlich: <strong>\/\u02c8vi\u02d0\u0259\/<\/strong> (\u201ewie-a\u201c) und <strong>\/\u02c8va\u026a\u0259\/<\/strong> (\u201ewei-a\u201c).<\/p>\n\n\n\n<p><strong>Was sind Via-Nieten (Via Rivets)?<\/strong><br>Kleine Metall\u00f6sen f\u00fcr manuelle Reparaturen\/Verst\u00e4rkung \u2013 in der Serienfertigung selten.<\/p>\n\n\n\n<h2 id=\"fazit\" class=\"wp-block-heading\">Fazit<\/h2>\n\n\n\n<p>Vias steuern, wie <strong>Signale, Leistung und W\u00e4rme<\/strong> durch deine Leiterplatte laufen.<br>Die <strong>richtige Via-Wahl und Dimensionierung<\/strong> steigern die Performance, senken die Kosten und verl\u00e4ngern die Lebensdauer.<br>Halte die <strong>Aspect Ratio<\/strong> im Rahmen, setze <strong>Tenting oder F\u00fcllen<\/strong> gezielt ein und stimme Grenzwerte fr\u00fchzeitig mit deinem Leiterplattenhersteller ab.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><a href=\"https:\/\/www.fastturnpcbs.com\/contact-us\/\"><img loading=\"lazy\" decoding=\"async\" width=\"1880\" height=\"506\" src=\"https:\/\/www.fastturnpcbs.com\/wp-content\/uploads\/2025\/11\/1762158304-1762158304-pcb-electronics-development-banner.webp\" alt=\"PCB manufacturing and electronics development service banner\" class=\"wp-image-20019\"\/><\/a><\/figure>\n","protected":false},"excerpt":{"rendered":"<p>Beherrschen Sie schnell das PCB-Via-Design: Typen, Dimensionierung, Aspect Ratio, Tenting und Zuverl\u00e4ssigkeit \u2013 praxisnahe Tipps, um Fertigungsfehler zu vermeiden und Ihre HDI-Projekte im Jahr 2025 zu beschleunigen.<\/p>\n","protected":false},"author":5,"featured_media":23231,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[53,174],"tags":[],"class_list":["post-23679","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog","category-design-de"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts\/23679","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/users\/5"}],"replies":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/comments?post=23679"}],"version-history":[{"count":0,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/posts\/23679\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/media\/23231"}],"wp:attachment":[{"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/media?parent=23679"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/categories?post=23679"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.fastturnpcbs.com\/de\/wp-json\/wp\/v2\/tags?post=23679"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}